1、数字电子时钟课程设计报告课 程 设 计 课程名称 数字电子技术基础 题目名称 功能数字钟的电路设计 学生学院 物理与光电工程学院 专业班级 电子科学与技术 学 号 学生姓名 指导教师 2014年 05 月 27 日目录1.设计题目：功能数字钟的电路设计 12.设计任务和要求 12.1设计任务与要求 13.原理电路和程序设计 13.1方案比较 23.1.1 振荡器方案比较 23.1.2 计数器方案比较 33.1.3 译码器方案比较 33.1.4 整点报时电路方案比较 33.2单元电路设计 33.2.1 时钟源单元电路设计 33.2.2 计数器单元电路设计 43.2.3译码单元电路设计 73.2.
2、4 校时单元电路设计 83.2.5 整点报时单元电路设计 93.2.6 闹钟功能单元电路设计 94. 电路和程序调试过程与结果 104.1 仿真调试过程与结果 104.2 电路调试过程与结果 115. 总结 125.1 设计的优点和不足 125.2 改进方案 125.3 心得体会 126. 附件 136.1 元件清单 136.2实物图 146.3 电路总图（不包括闹钟电路） 156.4 IC芯片引脚图 166.5 参考文献 171.设计题目：功能数字钟的电路设计2.设计任务和要求2.1设计任务与要求1）时钟显示功能，能够以十进制显示“时”、“分”、“秒”。2）具有校准时、分的功能。3）整点自动
3、报时，在整点时，便自动发出鸣叫声，时长1s。选做： 4）闹钟功能，可按设定的时间闹时。3.原理电路和程序设计 一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。石英晶体振荡器产生的信号经过分频器得到秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码，并通过显示器显示时间。数字钟的整机逻辑框图如下：3.1方案比较3.1.1 振荡器方案比较 在本设计中，振荡器是计时器的核心，主要用来产生时间标准信号（也叫时基信号）。数字钟的精确主要取决于时间标准信号的频率及稳定度。时钟源（秒脉冲信号）可由555组成
4、的多谐振荡器构成，如图3.1.1所示。经过参数计算可将振荡器做成频率为1Hz的振荡信号作为时钟源，但此方法精度和稳定性均达不到设计要求，所以不用此方案作为信号源。 图3.1.1 石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而使机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限制时才达到最后稳定。 一般说来，这种机械振动的振幅较小，振动频率则是很稳定的。但当外加交变电压的频率与晶片固有频率相等时，机械振动的幅度将急剧增加，这种现象称为压电谐振，所以
5、称为石英晶体振荡器。它的品质因数Q处于高达10 000500 000的范围内。其他元件和杂参数对振荡频率的影响极微，故频率稳定度高。利用此点我们将32768的频率通过4060分频得到时间间隔是两秒，在经过D触发器分频将其频率变为1Hz。 石英晶体振荡器的方案精度高，稳定性好，达到了设计要求，故采用此方案。3.1.2 计数器方案比较在本设计中，只要是十进制或十进制以上的计数器都可以做为秒、分、时计数器。一般使用十进制计数器较简单，常用的计数器有CD4518、74LS90。本设计使用学习中较为熟悉的74LS90作为计数器。74LS90计数器是一种中规模二五十进制加法计数器，可以构成任意进制的计数器
6、。3.1.3 译码器方案比较 本设计需要用7段LED数码管来显示时间，因此需要用到BCD码七段译码驱动器。此类译码驱动器型号有74LS47（共阳）、74LS48（共阴）、4511（共阴）等驱动器来驱动共阴LED数码管。本设计使用共阴数码管，所以相应使用4511七位共阴译码器。3.1.4 整点报时电路方案比较该功能可以通过两种方案实现。一种可以在当分秒显示为00：00的时候用四输入的与非门接入由555定时器构成的单稳态电路中。由于仅有分秒输出此时全为低电平则输出为高电平，平时输出为低电平择可以触发单稳态电路，使其工作。另一种是直接从有分钟向时钟进位的信号端口，即从与非门接出来，直接作为555定时
7、器构成的单稳态电路的2端口。由于第二种方案接法比较简单。所以选择第二种。3.2单元电路设计3.2.1 时钟源单元电路设计 如图3.1所示，时钟源由石英晶体振荡器与CD4060构成。将32768的频率通过CD4060分频后变为2Hz，再经过D触发器进行再次分频（2分频），最终得到稳定的1Hz时钟源。其原理和计算过程是，4060作为14位加法计数器，将32768Hz分频为2Hz（32768/2e15=2），再经D触发器二分频为1Hz的信号。如图3.13.2.2 计数器单元电路设计74LS90计数器功能很强，利用脉冲反馈法，适当改变连线、配合门电路就可以灵活构成任意进制的计数器。本设计需要60进制和
8、24进制的计数器，计数器容量皆为两位数，所以只需要两片74LS90即可构成。以下为74LS90的芯片资料。真值表： Reset Inputs复位输入 输出 R0(1) R0(2) R9(1) R9(2) QD QC QB QA H H L X L L L L H H X L L L L L X X H H H L LH X L X L COUNT COUNT COUNT COUNT L X L X L X X L X L L X H=高电平 L=低电平 =不定BCD 计数顺序（注1） Count 输出 QD QC QB QA 0 L L L L 1 L L L H 2 L L H L 3 L
9、L H H 4 L H L L 5 L H L H 6 L H H L 7 L H H H 8 H L L L 9 H L L H 进制计数顺序（注2） Count 输出 QA QD QC QB 0 L L L L 1 L L L H 2 L L H L 3 L L H H 4 L H L L 5 H L L L 6 H L L H 7 H L H L 8 H L H H 9 H H L L 注1：对于BCD（十进）计数，输出QA 连到输入B 计数注2：对于5-2 进制计数，输出QD 连到输入A 计数图3.2.1 74LS90引脚图 按照下图的接法，用两个74LS90芯片分别构成60进制和24
10、进制计数器。图3.2.2 60进制计数器图3.2.3 24进制计数器60进制计数器作为秒计时模块和分计时模块，而24进制计数器则作为时计时模块。3.2.3译码单元电路设计译码部分使用CD4511芯片作为七段共阴数码管的译码芯片，引脚图如图3.2.44511功能介绍：A、B、C、DBCD码输入端。QA、QB、QC、QD、QE、QF、QG译码输出端。LT测试输入端，LT =1时，译码输出全为1。BI消隐输入端，BI=1时，译码输出全为0。LE锁定端，LE=1时，译码器处于锁定（保持）状态，译码器输出保持在LE=0时的数值。当LE=0，LT=0，BI=0时为正常译码。CD4511是一个用于驱动共阴极
11、 LED （数码管）显示器的 BCD 码七段码译码器，特点如下：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。可直接驱动LED显示器。而限流电阻要根据电源电压来选取，本设计电源电压5V时使用300的限流电阻。单元电路如图3.2.5所示。 图3.2.4 图3.2.53.2.4 校时单元电路设计作为一个时钟，要实现其功能，必不可少的就校时电路。要在时钟计时功能上加上校时功能，对“分”、“小时”进行调整，对校时电路的要求是：在小时校正时不影响分、秒的正常计时，在分校正时不影响秒和小时的正常计时。由于校时电路由组合电路组成，有可能产生抖动现象，电容C1与C2可以消
12、除部分抖动。电路如图3.2.6所示。图3.2.6 其中J1为分校正开关，J2为时校正开关。考虑到实际校时问题，校时脉冲采用2Hz脉冲。其中开关J1和J2的功能表如下：J1J2功能11计数10校时01校分3.2.5 整点报时单元电路设计设计任务要求整点报时为响一秒，所以需要用单稳态触发器构成延时电路，设计如图3.2.7所示。 图3.2.7其中555定时器连接成单稳态触发器，延迟时间Tw 可以通过R1与C2 来控制。Tw=1.1RC，所以R1为91k，C2为10F，Tw约为1s。当有进位脉冲时，555构成的单稳态触发器延迟1s，蜂鸣器鸣叫1s。3.2.6 闹钟功能单元电路设计由于使用数字IC芯片作
13、为逻辑控制，所以闹钟功能只能预先设定好指定时间，不然则难以连线。本设计采用14:59作为闹钟预设时间，即到达14:59后闹钟响起，15:00闹钟停止。逻辑电路图如图3.2.8图3.2.8当0输入端为0,1输入端为1时，74LS08输出为1，蜂鸣器报警，8个输入端，只要有一个输入端不符合要求，74LS08输出为0，蜂鸣器不报警。所以本设计闹钟连接如下表1459 0 0 0 1 0 1 0 0 0 1 0 1 1 0 0 1 Qd Qc Qb Qa Qd Qc Qb Qa Qd Qc Qb Qa Qd Qc Qb Qa以上特殊输出端接到闹钟电路相应输入端即可实现预设时间的闹钟功能。4. 电路和程序
14、调试过程与结果4.1 仿真调试过程与结果本设计在mutisim12中进行仿真，在仿真过程中发现该仿真软件不能对晶振分频电路进行仿真，所以采用555定时器作为时钟源进行仿真。仿真软件中555定时器构成的时钟源电路工作稳定，但精度不够，时钟周期t=991.453ms，其波形图如图4.1.1所示。这也说明本设计中应该使用晶振作为时钟源。译码显示模块中，如图 所示，数码管显示正常，并无乱码，计数功能正常，进位功能正常，而且校时电路、整点报时电路、闹钟电路皆正常。 图4.1.1 图4.1.24.2 电路调试过程与结果 焊接好电路后，发现6个数码管中5个出现乱码，参考那个唯一没有乱码，发现乱码的数码管并不
15、是译码电路的接法问题，而是焊接短路和断路的问题，所以把乱码的数码管重新焊接就没有出现乱码。在调试过程中，晶振电路并不稳定，由于555定时器构成的时钟源比较稳定，所以使用555定时器构成时钟源作为试验时钟源，把整体电路调试好再外接晶振电路，最后整体电路排除故障，调试正常。5. 总结5.1 设计的优点和不足本设计的优点是：1）经过前期的排版，所以即使是使用万能板也只有少量跳线，尽量做到了电路排版规整，美观，减少跳线。2）使用晶振作为时钟源，使得电路的时钟脉冲非常精确。3）本设计完成了所有设计要求。本设计的缺点是：1）设计时缺乏创新，都是使用自身比较熟悉的数字IC芯片，比如74LS90，CD4511
16、，没有采取别的数字IC芯片。2）本设计有一些地方不够人性化，比如闹钟功能和整点报时功能都没有设置关闭按钮，闹钟功能并不能自己设置时间。3）本设计并没有置零按钮，所以每次启动，数码管都是显示8。5.2 改进方案 在以后的方案中，我会加入闹钟和整点报时的关闭按钮，置零按钮，使得设计更加人性化；会采用PCB板，减少焊接时间和焊接错误率，节约成本。5.3 心得体会在这次课程设计中，确实让我们遇到了很多之前在理论基础课上没遇过的问题，比如晶振不稳定、译码器乱码、脉冲跳跃、芯片相互干扰等问题。当中有些问题对于我们来说很棘手，同时在解决这些问题过程中也学到了很多知识，比如晶振电路的焊接问题，七段共阴数码管排
17、版技巧等。锻炼了自己利用网络和书籍进行搜索和查阅资料的能力。也掌握了一些芯片的原理以及用途。更加熟练了Multisim仿真软件的使用。 同时通过这次课程设计巩固和加强了自己的电路和数字电子技术的知识，也发现了我们很多方面的不足、专业知识也还有待提升。没有理论知识的基础支撑，一切的实践显得是那么的难以实现！6. 附件6.1 元件清单元件类型数量型号备注数字IC芯片6CMOS_5V, 4511BP_5V译码器1CMOS_5V, 4060BD_5V分频器1CMOS_5V, 4013BD_5VD型触发器674LS, 74LS90D计数器574LS, 74LS00D174LS, 74LS08D174LS
18、, 74LS21D1TIMER, LM555CM555定时器电阻4230023.3k1180K1220K115M电容133pf210nf110uf1100nf其它65101as七段数码管2BUZZER, BUZZER 1kHz 蜂鸣器1CRYSTAL, R145-32.768kHz32.768KHz晶振2DIPSW1开关6.2实物图6.3 电路总图（不包括闹钟电路） 6.4 IC芯片引脚图 CD4511 CD4060 CD4013 74LS00 74LS90 74LS08 74LS21 NE555 5101as七段数码管6.5 参考文献1. 阎 石.数字电子技术基础（第五版）M.高等教育出版社，2006.5.2 彭 瑞.电工与电子技术实验教程 M.武汉大学出版社，2011.6.
