1、数字电子技术实验14第三部分：数字电子技术实验实验一 晶体管开关特性限幅器与箝位器一、 实验目的1、 观察晶体管的开关特性，熟悉外电路参数对晶体管开关特性的影响。2、 掌握现现限幅器的基本工作原理。3、 掌握箝位器的基本工作原理。二、 实验原理1、二极管的开关过程是结电容充、放电和存贮电荷建立与消散的过程。二级管的开启和关断不可能在瞬间完成。如图3-1-1所示，当加在二级管上的电压突然由正向偏置变为反向偏置时，二级管的截止过程存在反向恢复时间tR=tS+tF,其中tS称为存贮时间，tF称为下降时间。tS和tF值的大小取决于二级管的结构，同时也与外电路的参数有关。二级管正向电流越大，tS值越大；
2、所加截止偏压越大，tS值越小。由于tR的存在，限制了开关速度的提高，所以应合理地选择电路元件参数以减小二极管的开关时间，限制了开关速度的提高，所以应合理地选择电路元件参数以减小二极管的开关时间，提高开关速度。 图3-1-1二级管开关特性 图3-1-2晶体管开关特性1、 晶体管的开关过程主要与晶体管内部存贮电荷（主要是基区存贮电荷）的建立和消散过程有关，因此晶体管从截止到饱和与从饱和到截止状态的转换都需要时间。晶体管的开关特性如图3-1-2所示，其中开启时间ton=td（延迟时间）tr（上升时间）；关闭时间toff=ts（存贮时间）tf（下降时间）。与二级管的开关参数一样，这些差数也主要取决于晶
3、体管的内部结构，同时与外电路的参数有关。例如，加大基极正向驱动电流可以减小tr，但同时加深了晶体管的饱和程度，tc也随之增加；而若加大反向驱动电流，ts和tf都将减小，但截止程度也相应加深，对减小td不利。开关时间的存在使晶体管开关速度受到限制，为了减小开关时间，应选择合适的负载电阻Rc，减小输出电容Co，此外，在基极串联电阻上并联一个加速电容，或在集电极接入限幅二极管D，都可以使输出波形的边沿得到明显的改善。2、 限幅器是一种波形交换电路，可以用二级管和晶体管等非线性器件构成。二级管限幅器是利用二极管导通和截止时呈现的阻抗不同来实现限幅的，其限幅电平由外接偏压决定。晶体管限幅使输出波形出现平
4、顶，饱和限幅使输出波形出现平底，如同时利用这两个特性，可以实现双向限幅。若使晶体管的静态工作点处于负载线线性区的中点，则能实现上下对称的线幅。3、 箝位的目的是将脉冲波形的顶部或底部箝制在一定的电平上，从而避免脉冲信号通过阻容耦合电路时产生的波形渐移现象。利用二级管和晶体管的非线性特性均可实现对波形的箝位。通常在阻容耦合电路后面并联一个二级管，并加上适当偏压，可以将输出波形的顶部（或底部）箝制在所需的电平上，这种箝位称位顶部（或底部）箝位。三、实验设备与器件l、函数发生器 2、双踪示波器3、晶体管直流稳压电源 4、数字万用表5、数字电子技术试验箱 6、器材：2AK2、2CP22、3DG6A、3
5、DK2四、实验内容l、二级管反向恢复时间的观察按图3-1-3（a）连接电路，其中二极管选用2cp22将XC13型脉冲信号发生器输出得矩形脉冲信号加到实验电路的输入端。信号发生器的频率调至100kz，延迟和上升、下降沿调到最小，脉宽调节到5s左右，调节幅度旋钮使V3V，极性开关置于一倒置位置，偏移旋钮顺时旋到底（即偏移为1V）。观察实验电路输出信号V0的波形，改变偏移大小，观察波形的ts与tf的变化规律。 （a） （b） 图 3-1-3观察二级管反向恢复时间的实验电路如果所使用的脉冲信号发生器的输出直流电平不可调，则可按图3-1-3（b）连接电路，用改变偏压E（由0V变化到2V）的 方法观察输出
6、信号V0波形的ts与tf的变化规律。记录观察结果，并进行分析。2、晶体管开关特性的观察实验电路如图3-1-4所示，其中晶体管选用3DG6A。输入信号Vi为周期T10s、幅度Vp-p3V的方波信号。（1）将B点接至负电源Eb。调节负电源使Eb在0V4V内变化，观察并纪录输出信号V0波形的td，tr，ts，tf的变化规律。本项实验结束时，将B点接地。（2）在Rb1上并接加速电容Cb30pf，观察并记录输出波形的变化情况。将Cb更换为300pf，观察并记录输出波形的变化情况。 本项实验结束时，将并接的加速电容去掉。（3）在电路的输出端接入负载电容Cb30pf，观察并记录输出波形的变化情况。本项实验结
7、束时，Cb保留在电路上。（4）在电路的输出端接入负载电阻Rb1k，观察并纪录输出波形的变化情况。本项实验结束时，将Rb去掉。图3-1-4 晶体管开关特性实验电图3、二级管限幅器实验电路如图3-1-5所示。输入信号Vi为f10KHz、Vp-p4V的正弦波。按表3-1-1的要求改变E的数值，观察输出信号Vo的波形，并纪录于表中。表3-1-1 限幅器输出波形E（V）2101输出信号V0波形2、 二级管箝位器按图3-1-6连接电路。输入T10s、Vp-p3V的方波信号。按表3-1-2的要求改变E的数值，观察输出信号V0的波形，并记录于表中。 图3-1-5 二极管限幅器 图3-1-6 二级管箝位器表3-
8、1-2 箝位器输出波形E（V）2101输出信号V0波形五、实验预习要求1、复习二级管与晶体管的开关特性2、复习限幅器的工作原理，熟悉实验电路。3、复习箝位器的工作原理，熟悉实验电路。4、拟定各实验任务中使用示波器测试的测试方法。六、实验报告1、实验测得的波形必须画在方格纸上，并对它们进行分析与讨论。2、根据对晶体管开关特性的观察结果，总结外电路元件参数对晶体管开关特性的影响。实验二 门电路一、 实验目的1. 掌握常见TTL集成门电路逻辑功能。2. 掌握各种门电路的逻辑符号。3. 了解集成电路的外引线排列及其使用方法。二、实验原理集成逻辑门电路是最简单、最基本的数字集成元件。任何复杂的组合电路和
9、时序电路都可用逻辑门通过适当的组合连接而成。目前已有门类齐全的集成门电路，例如“与门”，“或门”，“非门”，“与非门”等。虽然，中、大规模集成电路相继问世，但组成某一系统时，仍少不了各种门电路。因此，掌握逻辑门的工作原理，熟练、灵活地使用逻辑门是数字技术工作者所必备的基本功之一。TTL门电路TTL集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广，特别对学生实验论证，选用TTL电路比较合适。因此，本书大多采用74LS（或74）系列TTL集成电路。它的工作电源电压为5V正负0.5V。逻辑高电平1时2.4V,低电平0时0.4V。图3-2-1为2输入“与门”，2输入“或门”，2输入4输
10、入“与非门”和反相器的逻辑符号图。它们的型号分别是74LS08 2输入端四“与门”，74LS32 2输入端四“或门”，74LS00 2输入端四“与非门”，74LS20 4输入二“与非门”和74LS04 六反相器（反相器即“非门” ）。各自的逻辑表达式分别是：与门QAB，或门其QAB，与非门Q= ,Q=,反相器Q。图3-2-1TTL集成门电路外引脚分别对应逻辑符号图中的输入、输出端。电源和地一般为集成块的两端，如14脚集成电路，则7脚为电源地（GND），14脚为电源正（Vcc），其余引脚为输入和输出，如图3-2-2所示。外引脚的识别方法是：将集成块正面对准使用者，以凹口左边或小标志点“”为起始脚
11、1，逆时针方向向前数1，2，3n脚，使用时，查IC手册即可知各管脚功能 图3-2-2 集成电路管脚排列 图3-2-3 TTL门电路实验接线图三、实验设备与器件1、 数字电子技术实验台 2、 集成电路：74LS00，74LS02，74LS04，74LS08，74LS20，74LS32四、实验内容1、TTL门电路逻辑功能验证（1） 按图3-2-1在实验系统（箱）上找到相应的门电路。并把输入端接实验箱的逻辑开关，输出端接发光二级管，如图3-2-3（a）所示TTL与门电路逻辑功能验证接线图。若实验系统上无门电路集成元件，可把相应型号的集成电路插入实验箱集成块空插座上，再接上电源正、负极，输入端接逻辑开
12、关，输出端接LED发光二级管，即可进行验证实验，如图3-2-3（b）所示。（2） 按状态表3-2-1中“与门”一栏输入A、B（0、1）信号，观察输出结果（看LED备用发光二级管，如灯亮为1，灯灭为0）填入表3-2-1中 表3-2-1 门电路逻辑功能表输 入输 出与门或门与非门反相器D（K4）C（K3）B（K2）A（K1）QABQ=A+BQ=Q=Q00000101101011113、 用门电路完成下列逻辑变换，并画出逻辑线路图：（1） Q=AB+CD（2） Q=B+C（3） Q=(AB+CD)五、实验报告1. 画出实验用门电路的逻辑符号，并写出其逻辑表达式2. 整理实验表格3. 画出门电路逻辑变
13、换的线路图。六、预习要求1. 复习门电路的逻辑功能及逻辑函数表达式。2. 查找集成电路手册，画好进行实验用各芯片管脚图、实验接线图。3. 画好实验用表格实验三 集电极开路门与三态门一、实验目的1. 掌握TTL集电极开路门(OC门)的逻辑功能及应用。2. 了解集电极负载电阻RL对集电极开路门的影响。3. 掌握TTL三态输出门(TSL门)的逻辑功能及应用。二、实验原理数字系统中有时需要把两个或两个以上集成逻辑门的输出端直接并接在一起完成一定的逻辑功能。对于普通的TTL门电路。由于输出级采用了推拉式输出电路, 无论输出是高电平还是低电平, 输出阻抗都很低。因此, 通常不允许将它们的输出端并接在一起使
14、用。集电极开路门和三态输出门是两种特殊的TTL门电路, 它们允许把输出端直接并接在一起使用。1. TTL集电极开路门(OC门)本实验所用OC与非门型号为2输入四与非门74LS03, 内部逻辑图及引脚排列如图3-3-1(a)、(b)所示。OC与非门的输出管V3是悬空的, 工作时, 输出端必须通过一只外接电阻RL和电源EC相连接, 以保证输出电压符合电路要求。(a) (b)图3-3-1OC门的应用主要有下述三个方面(1) 利用电路的“线与”特性方便的完成某些特定的逻辑功能。图3-3-2所示, 将两个OC与非门输出端直接并接在一起, 则它们的输出 即把两个(或两个以上)OC与非门“线与”可完成“与或
15、非”的逻辑功能。(2) 实现多路信息采集, 使两路以上的信息共用一个传输通道(总线)。(3) 实现逻辑电平的转换, 以推动荧光数码管、继电路、MOS器件等多种数字集成电路。OC门输出并联运用时负载电阻RL的选择。图3-3-3所示电路由n个OC与非门“线与”驱动有n个输入端的N个TTL与非门，为保证OC与非门输出电平符合逻辑要求, 负载电阻RL阻值的选择范围为式中: IOH OC门输出管截止时(输出高电平UOH)的漏电流(约50A)ILM OC门输出低电平UOL时, 允许最大灌入负载电流(约20mA)IiH 负载门高电平输入电流(50A)IiL 负载门低电平输入电流(1.6mA)EO RL外接电
16、源电压n OC门个数N 负载门个数m 接入电路的负载门输入端总个数RL值须小于RLmax, 否则UOH将下降, RL值须大于RLmin, 否则UOL将上升, 又RL的大小会影响输出波形的边沿时间, 在工作速度较高时, RL应尽量选取接近RLmin。除了OC与非门外, 还有其它类型的OC器件, RL的选取方法也与此类同。图3-3-2 图3-3-32. TTL三态输出门(TSL门)TTL三态输出门是一种特殊的门电路, 它与普通的TTL门电路结构不同, 它的输出端除了通常的高电平、低电平两种状态外(这两种状态均为低阻状态), 还有第三种输出状态高阻状态，处于高阻状态时, 电路与负载之间相当于开路。图
17、3-3-4是三态输出四总线缓冲器的逻辑符号, 它有一个控制端(又称禁止端或使能端)E，E=0为正常工作状态, 实现Y=A的逻辑功能; =1为禁止状态, 输出Y呈现高阻状态。这种在控制端加低电平时电路才能正常工作的工作方式称低电平使能。三态输出门接逻辑功能及控制方式分有各种不同类型，在实验中所用三态门的型号是74LS125(三态输出四总线缓冲器)， 图3-3-5是它的引脚排列。表3-3-1为其功能表。三态电路主要用途之一是实现总线传输, 即用一个传输通道(称总线), 以选通方式传送多路信息。图3-3-6所示, 电路把若干个三态TTL电路输出端直接连接在一起构成三态门总线, 使用时, 要求只有需要
18、传输信息的三态控制端处于使能态(=0)其余各门皆处于禁止状态(=1)。由于三态门输出电路结构与普通TTL电路相同, 显然, 若同时有两个或两个以上三态门的控制处于使能态, 将出现与普通TTL门“线与”运用时同样的问题, 因而是绝对不允许的。图3-3-4 图3-3-5表3-3-1输 入输 出EAY00101101高阻态三、实验设备与器件1、 EEL08组件 2、 示波器 3、 直流电压表 4、 2输入四OC与非门74LS031 2输入四三态非门74LS1251 六非门74LS041四、实验内容1. TTL集电极开路与非门74LS03负载电阻RL的确定。用两个集电极开路与非门“线与”使用驱动一个T
19、TL非门(74LS04图3-3-6 图3-3-7六非门引脚排列如图3-3-7所示。负载电阻由一个200电阻和一个20K电位器串接而成，取Eo=5V, UoH=3.5V, UoL=0.3V，按图3-3-8连接实验电路。接通电源, 用逻辑开关改变两个OC门的输入状态, 先使OC门“线与”输出高电平, 调节RP至使UoH=3.5V, 测得此时的RL即为RLmax, 再使电路输出低电平UoL=0.3V, 测得此时的RL即为RLmin。图3-3-8 图3-3-92. 集电极开路门的应用(1) 用OC门实现F = +CD+实验时输入变量允许用原变量和反变量, 外接负载电阻RL自取合适的值。(2) 用OC门
20、实现异或逻辑。(3) 用OC电路作TTL电路驱动CMOS电路的接口电路, 实现电平转换。实验电路如图3-3-9所示。 在电路输入端加不同的逻辑电平值, 用数字电压表测量集电极开路与非门及CMOS与非门的输出电平值。 在电路输入端加1KHZ方波信号, 用示波器观察A、B、C各点电压波形幅值的变化。3. 三态输出门(1) 测试74LS125三态输出门的逻辑功能三态门输入端接逻辑开关, 控制端接单脉冲源, 输出端接01指示器。逐个测试集成块中四个门的逻辑功能, 记入表3-3-1中。2) 三态输出门的应用图3-3-10将四个三态缓冲器按图3-3-10接线,输入端按图示加输入信号, 控制端接逻辑开关,
21、输出端接电平指标器, 先使四个三态门的控制端均为高电平“1”, 即处于禁止状态, 方可接通电源, 然后轮流使其中一个门的控制端接低电平“0”,观察总线的逻辑状态。注意， 应先使工作的三态门转换到禁止状态， 再让另一个门开始传递数据。记录实验结果。表3-3-1输 入输 出EA001101五、实验报告1. 画出实验电路图, 并标明有关外接元件值。2. 整理分析实验结果, 总结集电极开路门和三态输出门的优缺点。六、预习要求1. 复习TTL集电极开路门和三态输出门工作原理。2. 计算实验中各RL阻值, 并从中确定实验所用RL值(选标称值)。3. 画出用OC与非门实现实验内容2(1)、(2)的逻辑图。4
22、. 在使用总线传输时, 总线上能不能同时接有OC门与三态输出门?为什么?实验四 组合逻辑电路设计 （ 适用于计算机类、电子类工科专业）一、实验目的：1、 学会用集成门芯片设计电路。2、 用实验来验证所设计的电路的逻辑功能。3、 了解消除冒险现象的方法。二、实验任务：用集成门电路来实现下列三个任务之一的逻辑功能：（1） 设计一个数字锁，该网络示意图如图一所示，其中A、B、C、D是四个代码输入端，E为开锁控制输入端。每把锁都有规定的四位数字代码 （如1011等），可由实验者自已定义。如果输入代码符合该锁的代码，开锁（控制输入端E=1）时，锁才能被打开（F1=1）；如果不符合开锁代码，则开锁的时候，
23、电路将发出报警信号（F2=1），要求使用最少的门电路来实现。实验时，锁被打开或报警可分别用两个发光二极管辉光示意。代码输入控制输入DCBAE控制电路F2F1报警信号输出锁开信号输出图3-4-1（2） 按表3-4-1的要求设计一个逻辑电路。 表3-4-1 真值表 ABCDFABCDF00000100000001010010001011010100111101100100011001010101101101100111010111111111a. 设计要求：输入信号仅提供原变量，要求用最少数量的2输入端与非门画出逻辑图。b. 搭接电路，进行静态测试，验证逻辑功能。（3） 人类有四种血型A、B、AB
24、和O型。输血者与受血者的血型必须符合下述原则：a. O型血可以输给任意血型的人，但O血型的人只能接受O型血；b. AB型血只能输给AB血型的人，但AB血型的人能接受所有所有血型的人；c. A型血能输给A血型与AB血型的人，而A血型的人能接受A型血与O型血；d. B型血能输给B血型与AB血型的人，而B血型的人能够接受B型与O型血。 图3-4-2如图3-4-2，试用与非门设计一个检验输血者与受血者血型是否符合上诉规定的 逻辑电路，如果输血者与受血型的血型符合规定电路输出1。三、实验设备与器件：1、数字电子技术实验台2、万用表四、预习要求：1 复习组合电路的设计方法。2 根据任务要求设计逻辑电路，拟定实验步骤，提出器材清单。3 复习组合电路冒险现象的产生原因及消除方法。4 分析为实验任务2设计的 电路，可能存在哪些冒险现象，拟定使用校正项消除逻辑冒险的措施。五、实验报告要求：1 写出设计过程，画出电路逻辑。记录实验验证的结果。2 写出实验观察冒险现象的方法，步骤，记录冒险现象的波形，叙述所采用的消除冒险的方法，记录实验结果，并加以总结。3 任务2中如果允许使用多输入端与非门，试设计逻辑图，并分析该电路是否存在逻辑冒险。4 为什么说有的冒险现象不会影响电路正常工作?试举例说明。
