1、数字逻辑抢答器设计武汉工程大学 计算机科学与工程学院综合设计报告设计名称： 基础硬件综合设计 设计题目： 多功能抢答器设计 学生学号： * 专业班级： 2012级计算机科学与技术 (计算机科学方向)02班 * * 学生成绩： 指导教师（职称）： 周华兵(讲师) 完成时间： 2014.9.12014.9.5 说明：1、报告中的第一、二、三项由指导教师在综合设计开始前填写并发给每个学生；四、五两项（中英文摘要）由学生在完成综合设计后填写。2、学生成绩由指导教师根据学生的设计情况给出各项分值及总评成绩。3、指导教师评语一栏由指导教师就学生在整个设计期间的平时表现、设计完成情况、报告的质量及答辩情况，
2、给出客观、全面的评价。4、所有学生必须参加综合设计的答辩环节，凡不参加答辩者，其成绩一律按不及格处理。答辩小组成员应由2人及以上教师组成。5、报告正文字数一般应不少于5000字，也可由指导教师根据本门综合设计的情况另行规定。6、平时表现成绩低于6分的学生，其综合设计成绩按不及格处理。7、此表格式为武汉工程大学计算机科学与工程学院提供的基本格式（适用于学院各类综合设计），各教研室可根据本门综合设计的特点及内容做适当的调整，并上报学院批准。答辩记录表学生姓名： 魏文钊 学号： 1205090216 班级： 02 答辩地点： 419 （计算机科学专业机房） 答辩内容记录：答辩成绩合计分值各项分值评分
3、标准实际得分合计得分备注2510在规定时间内能就所设计的内容进行阐述，言简意明，重点突出，论点正确，条理清晰。15在规定时间内能准确、完整、流利地回答教师所提出的问题。答辩小组成员（签字）： 年 月 日成绩评定表学生姓名： 魏文钊 学号： * 班级： 02 类别合计分值各项分值评分标准实际得分合计得分备注平时表现1010按时参加综合设计，无旷课、迟到、早退、违反实验室纪律等情况。完成情况3020按设计任务书的要求完成了全部任务，能完整演示其设计内容，符合要求。10能对其设计内容进行详细、完整的介绍，并能就指导教师提出的问题进行正确的回答。报告质量3510报告文字通顺，内容翔实，论述充分、完整，
4、立论正确，结构严谨合理；报告字数符合相关要求，工整规范，整齐划一。5课题背景介绍清楚，综述分析充分。5设计方案合理、可行，论证严谨，逻辑性强，具有说服力。5符号统一；图表完备、符合规范要求。5能对整个设计过程进行全面的总结，得出有价值的结论或结果。5参考文献数量在3篇以上，格式符合要求，在正文中正确引用。答辩情况2510在规定时间内能就所设计的内容进行阐述，言简意明，重点突出，论点正确，条理清晰。15在规定时间内能准确、完整、流利地回答教师所提出的问题。总评成绩指导教师评语指导教师： （签字） 日期： 年 月 日一、综合设计目的、条件、任务和内容要求：目的：数字逻辑是计算机专业的重要专业基础课
5、。该课程的工程实践性很强，必须靠大量的实验以及真正的电路制作才能加深对电路的理解，更好地掌握课程内容。其中组合逻辑电路与时序逻辑电路是这门课程的重点内容，本课题就是对逻辑电路的综合应用。通过这次设计不仅可以培养学生的动手实践能力，还可以提高其分析和解决问题的能力。条件：PC机一台，Multisim12软件一套任务： 1、根据系统功能要求，设计总体方案； 2、设计各单元电路，画出电路原理图； 3、利用Multisim12软件仿真调试单元电路； 4、进行系统联调与测试； 5、书写综合设计报告。 内容要求：要求结合日常生活实际，设计制作一个多功能抢答器,除具有基本的抢答功能外，还具有定时、计时和报警
6、功能。主持人通过时间预设开关预设供抢答的时间，系统将完成自动倒计时。若在规定的时间内有人抢答，则计时将自动停止；若在规定的时间内无人抢答，则系统中的蜂鸣器将发响，提示主持人本轮抢答无效，实现报警功能，若超过抢答时间则抢答无效。 指导教师签字： 年 月 日二、进度安排：1总体方案设计（48学时）2电路实现及调试（1624学时）3结果分析及书写报告（812学时）三、应收集资料及主要参考文献：1白中英.数字逻辑与数字系统M.北京:科学出版社,2011.2康华光.电子技术基础（数字部分）M.北京:高等教育出版社,2006.3欧阳星明.数字逻辑M.武汉:华中科技大学出版社，2005.4王永军.数字逻辑与
7、数字系统M.北京:电子工业出版社,2012.5毛法尧.数字逻辑M.北京：高等教育出版社，2008.四、摘要：抢答器作为一种工具，已经广泛应用于各种智力和知识竞赛场合。本文介绍了数码显示八路抢答器电路的组成、设计及功能，电路采用74系列常用集成电路进行设计。该抢答器主要运用到了优先编码器，译码器和锁存器：它采用74LS148来实现抢答器的选号，采用74LS193芯片实现对号码的锁存，采用74LS48来实现数码管的译码。通过课程设计提高和巩固了所学的专业知识，以及知识的综合应用和焊接技术。五、Abstract：Responder is a tool that has been widely use
8、d in various intelligence and knowledge competitions occasions. This paper introduces the integrated circuit design of the digital display is commonly used with 74 series eight-way responder circuit composition, function and design ideas. The Responder mainly applied to the encoder, decoder and latc
9、hes: It uses 74LS148 to achieve Responder Pick, using 74LS193 chip on the number of latches, using 74LS48 to achieve digital decoding. Improved through curriculum design and the consolidation of the expertise and knowledge of integrated applications and welding technology. 摘 要 IIAbstract . III第一章 课题
10、背景. 11.1 设计背景 .11.2 设计目的. .11.3 设计要求11.4 主要设计概述2第二章 设计简介及设计方案论述 . 32.1 设计思路.3 2.2 设计流程图.3 第三章 详细设计. 53.1 主要芯片介绍.5第四章 设计结果及分析. 74.1 电路单元模块.74.2 结果分析.9 总 结 .10致 谢 .11参考文献 .12 摘 要抢答器作为一种工具，已经广泛应用于各种智力和知识竞赛场合。本文介绍了数码显示八路抢答器电路的组成、设计及功能，电路采用74系列常用集成电路进行设计。该抢答器主要运用到了优先编码器，译码器和锁存器：它采用74LS148来实现抢答器的选号，采用74LS
11、193芯片实现对号码的锁存，采用74LS48来实现数码管的译码。通过课程设计提高和巩固了所学的专业知识，以及知识的综合应用和焊接技术。关键词:抢答器；编码；译码；锁存AbstractResponderisatoolthathasbeenwidelyusedinvariousintelligenceandknowledgecompetitionsoccasions.Thispaperintroducestheintegratedcircuitdesignofthedigitaldisplayiscommonlyusedwith74serieseight-wayrespondercircuitco
12、mposition,functionanddesignideas.TheRespondermainlyappliedtotheencoder,decoderandlatches:Ituses74LS148toachieveResponderPick,using74LS193chiponthenumberoflatches,using74LS48toachievedigitaldecoding.Improvedthroughcurriculumdesignandtheconsolidationoftheexpertiseandknowledgeofintegratedapplicationsan
13、dweldingtechnology.Keywords:Responder；coding；decoding；latch第一章 课题背景1.1 设计背景进入21世纪越来越来多的电子产品出现在人们的日常生活中，例如企业、学校和电视台等单位常举办各种智力竞赛,抢答记分器是必要设备。过去在举行的各种竞赛中我们经常看到有抢答的环节，举办方多数采用让选手通过举答题板的方法判断选手的答题权，这在某种程度上会因为主持人的主观误断造成比赛的不公平性。人们于是开始寻求一种能不依人的主观意愿来判断的设备来规范比赛。因此，为了克服这种现象的惯性发生人们利用各种资源和条件设计出很多的抢答器，从最初的简单抢答按钮，到后来
14、的显示选手号的抢答器，再到现在的数显抢答器，其功能在一天的趋于完善不但可以用来倒计时抢答，还兼具报警，计分显示等等功能，有了这些更准确地仪器使得我们的竞赛变得更加精彩纷呈，也使比赛更突显其公平公正的原则。1.2 设计目的 通过课程设计，对数字逻辑的基本内容有进一步的了解，特别是时序逻辑电路的设计。能把上学期学到的数字逻辑理论知识进行实践，操作。在提高动手能力的同时对常用的集成芯片有一定的了解，在电路设计方面有感性的认识。而且在进行电路设计的时候遇到问题，通过独立的思考有利于提高解决问题的能力。在经过课程设计后，更明白数字逻辑电路设计的一般方法，以及在遇到困难怎么排除问题。1.3设计要求 本次课
15、程设计选择的课程任务是设计数字抢答器。在此选择了三按钮抢答器，具有代表性，主要的设计要求包括：1. 抢答器同时供3名选手或3个代表队比赛，分别用3个按钮S0 S2表示。2. 设置一个系统清除和抢答控制开关S，该开关由主持人控制。3. 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统清除为止。4. 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如,30秒）。当主持人启动开始键后，定时器进行减计时。5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。6. 如果
16、定时时间已到，无人抢答，本次抢答无效，系统通过一个指示灯和蜂鸣器报警并禁止抢答，定时显示器上显示00。1.4 主要设计概述1.4.1主要功能概述该模拟电路主要是对数字抢答器的仿真模拟，该电路的主要功能：抢答器同时供3名选手或3个代表队比赛，通过三个数字开关控制，当选手选择抢答时，按下开关，此时抢答选手所处开关位置指示灯亮，此时电路断开，数字显示器停止运转。当继续答题时，按下开关数字显示器继续运行。如果选择放弃，主持人按下清零开关，数字显示器置零。其中系统清除主持人控制，抢答开关由选手控制。通过芯片的存储记忆功能，同时抢答器设定定时抢答功能，且一次抢答的时间由主持人设定（如,30秒）。当主持人启
17、动开始键后，整个电路开始工作，定时器进行减计时，数字显示器开始减数。参赛选手在设定的时间内进行抢答，抢答有效，所设的抢答开关断开，定时器停止工作，数字显示器显示所剩时间，并保持到主持人将系统清除为止。 如果定时时间已到，无人抢答，本次抢答无效，电路通过一个指示灯和蜂鸣器报警并禁止抢答，定时显示器上显示00。1.4.2仿真工具概述Multisim是美国国家一起有限公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。它包含了电路原理图的图形输入、电路硬件描述的语言输入方式，具有丰富的仿真分析能力。工程师们可以使用Multisim交互式的搭建电路原理图，并对电路进行仿
18、真。Multisim提炼了SPICE仿真的复杂内容，这样工程师无需动的深入的SPICE技术就可以很快的进行捕获、仿真和分析新的设计，这也使其很适合电子学教育。通过Multisim和虚拟仪器技术，PCB设计工程师和电子学教育者可以完成从理论到原理图的捕获与仿真再到原型设计和测试这样一个完整的综合设计流程。第二章 设计简介及设计方案论述2.1 设计思路本模拟仿真电路主要模拟抢答器的实现过程，通过数字开关和数字显示器，数字逻辑芯片组合。1.抢答器供三名选手比赛，分别用三个按钮S0 S2表示。这个功能只需要通过管脚分配把按钮分配到实验版上的拨动开SW0到SW2关，让每个选手拨动开关后产生相应的信号就可
19、以了。不同的选手拨动按钮发出信号通过74LS193编码器进行编码，编码后输出信号进行下一步的译码和锁存。 2. 设置一个系统清除和抢答控制开关S，该开关由主持人控制。在这里首先通过管脚分配把开关S分配到相应一个拨动开关，这个就是开关SW16。该开关联系到一个相应的线路，这个线路通过控制接地线，控制函数发生器脉冲，从而达到清零的功能。 3. 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如,30秒）。当主持人启动开始键后，定时器进行减计时。74LS193具有减法功能，通过使用74LS192可以对设定的时间进行自减。只需要给定74LS193秒脉冲就可以。同时74LS193结合74LS193
20、可以对所设定的抢答时间和选手抢答的时间显示出来。 4. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。选手进行抢答，通过编码器，锁存器，加法器，译码器，显示出来。当某个选手抢答有效，通过74LS193编码器的GSN端口连接到控制清零端的与非门就可以进行禁止其他选手的抢答，同时把该选手的号码显示在数码管上，同时通过74LS193编码器的GSN端口可以停止74LS193的脉冲，从而让脉冲停止，达到显示抢答时间的效果。 5. 如果定时时间已到，无人抢答，本次抢答无效，系统通过一个指示灯报警并禁止抢答，定时显示器上显示00。
21、当时间到的时候，减法器74LS192的十位的LDN端口发出一个高电平，在这个端口上连接上一个显示灯，作为报警用。同时减法器74LS192的十位的BON端口会发出一个低电平，可以连接到脉冲上，让脉冲停止，数码管上显示的是00.2.设计流程图2.抢答模拟效果图3.预设的模拟效果流程图如图21所示：图2-1模拟效果流程图第三章 详细设计3.1 主要芯片介绍3.1.1 芯片74193计数器是一种对输入脉冲信号进行计数的时序逻辑部件，它广泛应用于数字系统中。计数器可分为同步计数器和异步计数器。按进位制来分类可分为二进制、十进制计数器等；若按功能来分可分为加法计数器、减法计数器和加/减可逆计数器等。本仿真
22、电路采用的74193芯片为典型的4位二进制同步可逆中规模集成电路计数器。其逻辑电路图如图3-1所示： 图3-1 74193引脚图其中各引脚对应的逻辑功能如图3.2所示：图3.2 74193引线功用 4位二进制同步可逆计数器74193的逻辑功能表如图3.3所示：图3.3 74193逻辑功能图由图3.3可知，当Cr位高电平时，计数器被清除为“0”；当位低电平时，计数器被设置为A，B，C,D端输入值；当计数脉冲由CPu端输入时，计数器进行累加计数；当计数脉冲由CPd端输入时，计数器进行累减计数。3.1.2计时电路 30S计数电路是用两片74LS193的8421BCD码递减计数器构成，74LS193是
23、二进制计数的，具有“异步清零”和“异步置数”功能，且有进位和借位输出端。当需要进行多级扩展连接时，只要将前级的端接到下一级的CP+端，端接到下一级的CP-端即可。此计数器预置数为（0011 0000）8421BCD=(30)D。只有当低位1端发出借位脉冲，高位计数器才做递减计数。当高、低位计数器全为零是，且CPD为0时，置数端2计数器完成并行置数，在CPD端的输入时钟脉冲作用下，计数器进入下一轮循环递减计数。第四章 设计结果及分析4.1电路单元模块1.定时电路设置单元电路时间设置单元主要通过对芯片输入预定时间，在显示屏便会显示剩余时间，如设置60秒，结果如图4.1所示：图4.1定时单元效果图2
24、.选手抢答电路和主持人清零电路单元 选手抢答时，要求数字显示器停止减数，在函数发生器上设置选手抢答开关，则能有效地控制显示器的减数，当选手抢答时数字显示器停止减数，结果如图4.2所示：图4.2选手抢答效果图在电路的接地端设置清零开关，主持人断开开关，显示器清零，结果如图4.3所示：图4.3清零效果图3.报警单元当无人抢答时，时间到了，LED灯亮，并响铃，效果图如图4-4所示： 图4-4报警结果图4.2结果分析 按照初步设计时的思路，把电路图连接好。经过改错，编译，分配管脚，然后就可以看到实验结果。我的管脚分配为：S2到S4为选手的编号，分别为到4。S2到S4为设定抢答时间的个位，通过支持人设倒
25、计时时间。S5A为开始键。实验结果为： 主持人先按下置位端，就可以设定抢答时间，按照个位和十位的拨动开关设定，在对应的数码管上可以看到相应的抢答时间。然后主持人就可以按下开关让选手抢答，这时候抢答时间开始自减，在这个时间内，如果有选手抢答，数码管上会显示相应的选手号，在这个时候，如果有其他的选手也按下了抢答按钮，显示器不会显示。如果在抢答时间内没有人抢答，显示抢答时间的数码管就会显示00，而且有报警灯闪。当主持人要进行下一轮的抢答，可以拨动开关S1 作为清零，重新开始抢答。 综上所述，实验结果大致符合符合实验任务的要求。总 结经过这一次的课程设计，我对数字逻辑这门课程及相关知识有了更深入的理解
26、和体会，同时也很好的把握理论知识并将其应用于实践当中。在此次的抢答器设计过程中，我更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。通过这一次的课程设计，使自己清楚的知道了学以致用的真正含意。我们学生必须要有实践的能力，而这一次的课程设计，使我看到了自己在这个方面有很大的不足，必须加以提高。 在进行实验的时候，遇到不少的问题。一开始不知道该使用什么芯片去做实验，只能去网上搜索相关的资料，熟悉芯片的功能，同时去图书馆借有关书籍，看看哪些芯片能达到编码，译码，锁存等，以及重新温习了上个学期的数字逻辑书本。经过资料
27、的搜集，基本确定了用哪类芯片达到哪类功能。然后就研究电路图，仔细对照真值表连接电路图，并画好电路图草稿。画好电路图后，到实验室上机，一开始在电脑上画好电路图后，编译也不过，存在几个错误，慢慢检查后，是连线的错误，有几个地方是不该接在一起的，从而造成了一个输入端有两个输入量。上面是一些问题和解决方法，其实遇到的问题远不止这些，不过现在回想起来都是一些很低级的错误，有时候是因为粗心大意造成的错误，有时候是因为没有认真看芯片的真值表而造成的。 经过了这次课程设计，我收获良多。在一开始的时候，很担心自己不能完成实验，因为上学期的数字逻辑不是学得很好，造成信心不是很足。后来也证明了我是可以独立完成的。在
28、设计电路的时候，考虑的不是很全面，以及画电路图的时候没有很细心谨慎地工作，造成了一些低级错误。所以经过课程设计，我提高了自己的动手能力，也增强了自己的信心。同时让我知道在工作的时候要保持细致严密的工作态度，这样会事半功倍。致 谢首先感谢在这近两个星期的课程设计实验中给与我帮助的老师和同学，使我对数字逻辑又回顾了一遍。由于长时间没有温习书上面的知识，导致在电路设计过程中对芯片应用不是很熟练，在前期的电路处理中浪费了大量的时间。通过两个星期来的忙碌和学习，本次课程设计已接近尾声，由于时间的仓促加，经验的匮乏，难免有许多考虑不周全的地方，在这里衷心感谢指导老师的督促指导，以及一起学习的同学们的支持，让我按时完成了这次的课程设计。在课程设计过程中，我遇到了许许多多的困难。在此我要感谢我的指导老师徐银霞老师和周华兵老师给我悉心的帮助和对我耐心而细致的指导，我的课程设计电路的处理较为复杂烦琐，但是徐银霞老师仍然细心地纠正图中的错误。除了敬佩徐新霞老师的专业水平以外，她的治学严谨和科学研究的精神也是我永远学习的榜样，并将积极影响我今后的学习和工作，我才得以解决课程设计中遇到的种种问题。同时也要感谢在设计过程中热心帮助。我的同学们他们给了我无数的关心和鼓励，也让我的大学生活充满了温暖和欢乐。如果没有他们的帮助，此次课程设计的完成将变得困难。他们在
