1、数字电子钟课程设计报告数电存档资料 成绩： 华东交通大学理工学院课 程 设 计 报 告 书所属课程名称 数字电子技术课程设计 题 目 数字电子钟课程设计 分 院 电 信 分 院 专业班级 10电信2班 学 号 20100210410201 学生姓名 陈 晓 娟 指导教师 徐 涢 基 20 12 年 12 月 18 日 目录第1章 课程设计内容及要求 3第2章 元器件清单及主要器件介绍 5第3章 原理设计和功能描述 10第4章 数字电子钟的实现 15第5章 实验心得 16第6章 参考文献 17第1章 课程设计内容及要求1.1 数字钟简介 20世纪末，电子技术获得了飞速的发展。在其推动下，现代电子
2、产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高、产品更新换代的节奏也越来越快。数字钟已成为人们日常生活中必不可少的生活日用品。广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点。因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。多功能数字钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时
3、装置。具有时间显示、走时准确、显示直观、精度、稳定等优点，电路装置十分小巧,安装使用也方便而受广大消费的喜爱。1.2 设计目的1. 掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法； 2. 进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力； 3. 提高电路布局，布线及检查和排除故障的能力。 1.3 设计要求 1. 设计一个有“时”、“分”、“秒”（23小时59分59秒）显示，且有校时功能的电子钟。 2. 用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试。 3. 画出框图和逻辑电路图、写出设计、实验总结报告。 4. 整点报时。在59分59秒时输出信
4、号，音频持续1s，在结束时刻为整点。 第2章 元器件清单及主要器件介绍2.1 元器件清单（1）74LS160（ 6片）（2）74LS247（6片）（3）74LS00（1片）（4）共阳七段数码显示器（6片）（5）CD4013（1片）（6）CD4060 (1片)（7）4012 (1片)（8）电阻、晶振、电容、导线、锡丝等（若干）2.2 主要元器件引脚排列及逻辑功能1. 共阳七段显示器发光二极管（在图中以dp表示），用于显示小数点。通过七段发光二极管亮暗的不同组合，可以显示多种数字、字母以及其它符号。LED数码管中的发光二极管共有两种连接方法：1）共阴极接法：把发光二极管的阴极连在一起构成公共阴极。
5、使用时公共阴极接地，这样阳极端输入高电平的段发光二极管就导通点亮，而输入低电平的则不点亮。实验中使用的LED显示器为共阴极接法2）共阳极接法：把发光二极管的阳极连在一起构成公共阳极。使用时公共阳极接5V。这样阴极端输入低电平的段发光二极管就导通点亮，而输入高电平的则不点亮。注： 课设中使用的是共阳极数码管。2. 74LS160芯片介绍74LS160是十进制同步计数器（异步清除）。其管脚图及逻辑功能如图所示：RCO 进位输出端 ENP 计数控制端 QA-QD 输出端 ENT 计数控制端CLK 时钟输入端CLR 异步清零端（低电平有效）LOAD 同步并行置入端（低电平有效） 3. 译码器（74LS
6、247）74LS247各引脚功能说明如下图：6 、2、1、7脚为译码输入（即编码输出）；915为译码输出；8、16脚为电源正负极。74LS247译码器功能表4 CD4013 CD4013是一双D触发器,由两个相同的、相互独立的数据型触发器构成。每个触发器有独立的数据、置位、复位、时钟输入和Q及Q输出，此器件可用作移位寄存器，且通过将Q输出连接到数据输入，可用作计算器和触发器。在时钟上升沿触发时，加在D输入端的逻辑电平传送到Q输出端。置位和复位与时钟无关，而分别由置位或复位线上的高电平完成。5 CD4060CD4060由一振荡器和14级二进制串行计数器位组成。振荡器的结构可以是RC或晶振电路，C
7、R为高电平时，计数器清零且振荡器使用无效。所有的计数器位均为主从触发器。在CP1(和CP0)的下降沿计数器以二进制进行计数。在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制。第3章 原理设计和功能描述3.1数字计时器的设计思想要想构成数字钟，首先应选择一个脉冲源能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号地频率较高，因此，需要进行分频，使得高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1Hz）。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，就需要分别设计60进制，24进制计数器，并发出驱动
8、信号。各计数器输出信号经译码器、驱动器到数字显示器，是“时”、“分”、“秒”得以数字显示出来。3.2数字电子钟总体框架图图3-1（一）计数器秒脉冲信号经过6级计数器，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为六十进制，小时为二十四进制。（1）六十进制计数由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用两片cc40192和一片cc4011组成六十进制计数器，来实现六十进制计数。其中，“秒”十位是六进制，“秒”个位是十进制。（2）二十四进制计数“12翻1”小时计
9、数器是按照“0102032223000102”规律计数的，这与日常生活中的计时规律相同。在此实验中，它是由两片cc40192和一片cc4011构造成的同步二十四计数器，利用异步清零端实现起从2300的翻转，其中“24”为过渡状态不显示。其中，“时”十位是3进制，“时”个位是十进制 。（二）显示器本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极显示器或共阴极显示器。74LS48译码器对应的显示器是共阳极显示器。 （三）分频-晶振电路利用CD4060、电阻及晶振连接成一个分频-晶振电路，如下图：3.3数字电子钟原理图3.4数字电子钟接线图 3.5数字电子钟的组装与调试由图3-1中
10、所示的数字中系统组成框图按照信号的流向分级安装，逐级级联。这里的每一级是指组成数字中的各个功能电路。级联时如果出现时序配合不同步，或剑锋脉冲干扰，引起的逻辑混乱，可以增加多级逻辑门来延时。如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端Vcc加退藕滤波电容。通常用几十微法的大电容与0.01F的小电容相并联。第4章 数字电子钟的实现PCB板正面PCB板反面第5章 实验心得通过这次数字电子钟的课程设计，我们把学到的东西与实践相结合。在这过程中对我们学的知识有了更进一步的理解，而且更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法，也锻炼了自
11、己独立思考问题的能力和通过查看相关资料来解决问题的习惯。虽然这只是一次学期末的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤、方法和设计中应注意的一些问题。我觉得这次设计是很有重要意义的，它锻炼了同学们对待问题时的态度和处理事情的能力，了解了各个芯片能够完成什么样的功能，使用芯片时应该注意那些要点，同一个电路可以用那些芯片实现，各个芯片实现同一个功能的区别。总之，这次课程设计让我学到了好多东西，这种课程设计对一个大学生是非常重要的。在此我要感谢我同组的搭档，特别是张佳！然后，非常感谢徐老师的耐心指导！最后非常感谢学校给我们提供这样的学习机会！第6章 参考文献1 绳广基编著.数字逻辑电路设计与实验【M】.上海：上海交通大学出版社，1988.2 阎石主编.数字电子技术基础【M】.第五版.北京：高等教育出版社，2006. 3.3中国集成电路大全编写委员会编.中国集成电路大全TTL集成电路【M】.北京：国防工业出版社，1985.4 梁宗善主编.电子技术基础课程设计【M】.武汉：华中科技大学出版社，2009.5 朱定华主编.电子电路测试与实验【M】.北京：清华大学出版社，2004.致 谢
