1、自动饮料售卖机电路设计摘 要本设计采用EDA技术，利用FPGA芯片来设计一个自动售货机，机器设有2个投币孔，可以接受一元和五角的硬币，每瓶饮料2.5元，可用2个按键来代替。还设有2个输出，要求有找零和提示信号，分别输出饮料和找零，设计按照EDA课程设计的流程，源代码的编写，前仿真，综合，然后布局布线，后仿真，前、后仿真验证成功后，下载到FPGA实验箱上进行验证，与传统的设计方式相比，本设计由于采用了FPGA芯片来实现，它将大量的电路功能集成到一个芯片中，并且可以由用户自行设计逻辑功能，提高了系统的集成度和可靠性。【关键词】EDA技术、FPGA芯片、源代码的编写、仿真Abstract: Base
2、d on the EDA technology, Using the FPGA chip design a vending machine, the machine has two slot, can accept a bottle and the coin, 2.5 yuan, can drink two buttons instead. Also has two output, for a change and output signal hint, respectively, in accordance with the change drinks and design of proce
3、ss, curriculum design, EDA simulation code written before, the comprehensive and layout, after wiring, simulation, a simulation test before and after the success, download to verify the FPGA experiment box, and the traditional design methods, this design compared with FPGA chips to realize the circu
4、it, it will be a function integration to a chip, and can be designed by the user, improve the system logic function of integration and reliability.【Keywords】 Electronic Design Automatic Technology , Flied Programmable, Gate Array, Source code, Simulation前 言随着电子技术和计算机技术的飞速发展，电子线路的设计工作也日益显得重要。经过人工设计、制
5、作实验板、调试在修改的多次循环才定型的传统产品设计方法必然被计算机辅助设计所取代，因为这种费时费力又费资源的设计调试方法既增加了产品开发的成本，又受到实验工作场地及仪器设备的限制。为了克服上述困难，加拿大Interactive Image Technologies公司推出的基于Windows 9598NT操作系统的EDA软件。他可以将不同类型的电路组合成混合电路进行仿真。此外，从另一角度来看，随着计算机技术和集成电路技术的发展，现代电子与电工设计，已经步入了电子设计自动化（EDA）的时代，采用虚拟仿真的手段对电子产品进行前期工作的调试，已成为一种发展的必然趋势。通过对实际电子线路的仿真分析，从
6、而提高对电路的分析、设计和创新能力。数字集成电路本身在不断地进行更新换代。它由早期的电子管、晶体管、小中规模集成电路、发展到超大规模集成电路(VLSIC，几万门以上)以及许多具有特定功能的专用集成电路。但是，随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC)芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中，因而出现了现场可编程逻辑器件(FPLD)，其中应用最广泛的当属现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。FPGA(现场可编程门阵列
7、)与 CPLD(复杂可编程逻辑器件)都是可编程逻辑器件，它们是在PAL,GAL等逻辑器件的基础之上发展起来的。同以往的PAL,GAL等相比较，FPGACPLD的规模比较大，它可以替代几十甚至几千块通用IC芯片。这样的FPGACPLD实际上就是一个子系统部件。本设计采用EDA技术，利用FPGA芯片来设计一个自动售货机，机器设有2个投币孔，可以接受一元和五角的硬币，每瓶饮料2.5元，可用2个按键来代替。还设有2个输出，要求有找零和提示信号，分别输出饮料和找零，设计按照EDA课程设计的流程，源代码的编写，仿真,布局布线，验证成功后，下载到FPGA实验箱上进行验证，与传统的设计方式相比，它将大量的电路
8、功能集成到一个芯片中，并且可以由用户自行设计逻辑功能，提高了系统的集成度和可靠性。目 录1、EDA技术发展及介绍 11.1EDA技术的介绍 11.2 EDA技术的发展 11.3 EDA技术的发展趋势 22、总体方案设计 32.1设计内容 32.1设计方案比较 32.3方案论证 43、单元模块设计与实现 53.2供电电路 53.3 复位电路 54、系统设计详细说明 64.1 Verilog程序源代码 74.2仿真前波形及分析 84.3仿真波形 84.4 定时器原理图 104.5 RLT级原理图 114.5 仿真后分析 115、FPGA器件介绍 137、总结 147.1设计小结 147.2设计收获
9、 147.3设计改进 157.4 致谢 15参考文献 161、EDA技术发展及介绍1.1EDA技术的介绍EDA是电子设计自动化（Electronic Design Automation）缩写，是90年代初从CAD（计算机辅助设计）、CAM（计算机辅助制造）、CAT（计算机辅助测试）和CAE（计算机辅助工程）的概念发展而来的。EDA技术是在电子CAD技术基础上发展起来的计算机软件系统，根据硬件描述语言HDL（ Hardware Description language）完成的设计文件， 是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动设计
10、。 利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。现在对EDA的概念或范畴用得很宽。包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA的应用。目前EDA技术已在各大公司、企事业单位和科研教学部门广泛使用。例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到EDA技术。 EDA设计可分为系统级、电路和物理实现级。硬件描述语言HDL是相对于一般的计算机软件语言，如：C、PASCAL而言的。HDL语
11、言使用与设计硬件电子系统的计算机语言，它能描述电子系统的逻辑功能、电路结构和连接方式。设计者可利用HDL程序来描述所希望的电路系统，规定器件结构特征和电路的行为方式；然后利用综合器和适配器将此程序编程能控制FPGA和CPLD内部结构，并实现相应逻辑功能门级或更底层的结构网表文件或下载文件。目前，就FPGA/CPLD开发来说，比较常用和流行的HDL主要有ABEL-HDL、AHDL和VHDL。 1.2 EDA技术的发展可将EDA技术分为三个阶段。（1）七十年代为CAD阶段，人们开始用计算机辅助进行IC版图编辑、PCB布局布线，取代了手工操作，产生了计算机辅助设计的概念。（2）八十年代为CAE阶段，
12、与CAD相比，除了纯粹的图形绘制功能外，又增加了电路功能设计和结构设计，并且通过电气连接网络表将两者结合在一起，实现了工程设计，这就是计算机辅助工程的概念。CAE的主要功能是：原理图输入，逻辑仿真，电路分析，自动布局布线，PCB后分析。（3）九十年代为ESDA阶段，尽管CAD/CAE技术取得了巨大的成功，但并没有把人从繁重的设计工作中彻底解放出来。在整个设计过程中，自动化和智能化程度还不高，各种EDA软件界面千差万别，学习使用困难，并且互不兼容，直接影响到设计环节间的衔接。基于以上不足，人们开始追求：贯彻整个设计过程的自动化，这就是ESDA即电子系统设计自动化。 1.3 EDA技术的发展趋势目
13、前的EDA产业正处在一场大变革的前夕，对更低成本、更低功耗的无止境追求和越来越短的产品上市压力正迫使IC供应商提供采用0.13m或以下的千万门级的系统芯片，而这些系统芯片的高复杂性设计更加依赖于EDA供应商提供全新的设计工具和方法以实现模拟前后端、混合信号和数字电路的完全整合。然而，这些新的需求为当代EDA工具和设计方法带来了不少新的挑战与机会。例如，如何在工艺上防止模拟电路与数字电路之间的干扰；现有的大部份EDA工具最多只能处理百万门级设计规模，随着IC设计向千万门级以上规模发展，现有EDA工具和方法必须进行升级。如何融合各EDA供应商的工具，以便向IC设计界提供更高效能和更方便的RTL-t
14、o-GDSII或Con c-e p t-to-GDSII整合设计环境；为保证深亚微米(0.13m或以下)和更低内核工作电压(1.8V或以下)时代的信号完整性和设计时序收敛，必须采用新的设计方法。从目前的EDA技术来看，其发展趋势是政府重视、使用普及、应用广泛、工具多样、软件功能强大。 中国EDA市场已渐趋成熟，不过大部分设计工程师面向的是PCB制板和小型ASIC领域，仅有小部分（约11%）的设计人员开发复杂的片上系统器件。为了与台湾和美国的设计工程师形成更有力的竞争，中国的设计队伍有必要引进和学习一些最新的EDA技术。在信息通信领域，要优先发展高速宽带信息网、深亚微米集成电路、新型元器件、计算
15、机及软件技术、第三代移动通信技术、信息管理、信息安全技术，积极开拓以数字技术、网络技术为基础的新一代信息产品，发展新兴产业，培育新的经济增长点。要大力推进制造业信息化，积极开展计算机辅助设计（CAD）、计算机辅助工程（CAE）、计算机辅助工艺（CAPP）、计算机机辅助制造（CAM）、产品数据管理（PDM）、制造资源计划（MRPII）及企业资源管理（ERP）等。有条件的企业可开展“网络制造”，便于合作设计、合作制造，参与国内和国际竞争。开展“数控化”工程和“数字化”工程。自动化仪表的技术发展趋势的测试技术、控制技术与计算机技术、通信技术进一步融合，形成测量、控制、通信与计算机（M3C）结构。在A
16、SIC和PLD设计方面，向超高速、高密度、低功耗、低电压方面发展。 外设技术与EDA工程相结合的市场前景看好，如组合超大屏幕的相关连接，多屏幕技术也有所发展。 中国自1995年以来加速开发半导体产业，先后建立了几所设计中心，推动系列设计活动以应对亚太地区其它EDA市场的竞争。 半导体工艺的每一次跃升都促使EDA工具改变自己，以适应工艺的发展；反过来EDA工具的进步又推动设计技术的发展。可以说EDA工具是IC设计产业的背后推手。系统芯片（SOC）正在迅速地进入主流产品的行列。由此引发的“芯片就等于整机”的现象，将对整个电子产业形成重大的冲击。种种迹象表明，整个电子产业正在酝酿着一场深刻的产业重组
17、，这将为许多新兴的企业提供进入这一行业的最佳。2、总体方案设计2.1设计内容要求设计一个自动饮料售卖机。假定每瓶饮料售价为2.5元，可使用两种硬币，即5角和1元，机器有找零功能。机器设计有2个投币孔，可用2个按键来代替。还设有2个输出孔，分别输出饮料和找零，提示用户取走饮料和零钱。2.1设计方案比较方案一：如选择PLC来实现自动饮料售卖机电路的设计，PLC的选择是PLC控制系统的核心部件，FP1-C24型号PLC电源采用+24V电源供电，采用RS232接口与PC机通信，工作方式选择开关有RUN PEMOTE和PROG三种方式及指示灯，用C24型的输入端子为8点，而输出端子为16点，供电均为直流
18、24V，编程工具为连接插座RS422口，波特率选择开关有19200bps。分配I/O点后绘制图并仿真实现饮料机的自动售卖。这种方案技术成熟，应用得较为广泛，在传统的饮料售卖机设计各部分电路实现起来都很复杂，结构比较不容易掌握。其分析框图如图2-1： 图2-1 PLC原理实现框图方案二：由单片机AT89S52来实现自动饮料售卖机的设计，外围电源采用+5V电源供电，时钟由12MHZ的晶振产生。这种方案，结构简单容易掌握，各部分电路实现起来都非常容易，在传统的自动饮料售卖机的设计中也应用得较为广泛，技术成熟。其原理框图如图2-2：AT89S52单片机 图2-2 单片机原理实现框图方案三：基于现场可编
19、程逻辑门阵列FPGA，通过EDA技术，采用Verilog HDL硬件描述语言实现自动饮料售卖机电路的设计。程序设计思想为：对输入信号采用时钟、复位、一元信号和五角信号组合，再通过组合逻辑电路输出(输出half /sell dollar和collect)，结果状态。其框图如图2-3：图2-3 EDA原理实现框图2.3方案论证通过方案一、二、三的比较，可以看出方案一、二的设计使用分立元件电路较为多，因此会增加电路调试难度，PLC从成本上考虑不可取，输入、输出继电器、内部辅助继电器、定时器、计数器等器件太多，一般在较复杂的控制系统中使用。单片机是基于指令工作的，同样的激励到达单片机后，单片机首先要判
20、断，然后读取相应的指令，最后做出相应，这每一步都是需要在单片机的时钟驱动下一步步的进行。以上两方案电路的不稳定性也会随之增加，而采用FPGA芯片实现的电路，器件少且在整体性上较好，在信号的处理和整个系统的控制中,FPGA的方案能大大缩减电路的体积,提高电路的稳定性。此外其先进的开发工具使整个系统的设计调试周期大大缩短，一般来讲，同样的逻辑，基于FPGA要比基于单片机要快很多，因为它们工作的原理是完全不同的。而基于FPGA则是把相应的逻辑“暂时”固化为硬件电路了，它对激励做出的响应速度就是电信号从FPGA的一个管脚传输到另一个管脚的传输速度，当然这指的是逻辑，同时电信号也要在芯片内进行一些电容的
21、充放电动作，但这些动作都是非常非常快的。 2.4方案选择结合自动饮料售卖机的整体性能的提升，也对其各个部件的性能提出了更高的要求，尤其在现代SOC技术的引领下，人们对低成本、高实时、高可靠、高稳定的性能更加青睐，结合本设计的要求及综合以上比较的情况，我们选择了基于FPGA的自动饮料售卖机电路方案。3、单元模块设计与实现3.2供电电路本设计中使用到了一个+5v供电电源，如图3-1所示图3-1 +5V供电电源图3.3 复位电路在上电或复位过程中，控制CPU的复位状态：这段时间内让CPU保持复位状态，而不是一上电或刚复位完毕就工作，防止CPU发出错误的指令、执行错误操作，也可以提高电磁兼容性能。无论
22、用户使用哪种类型的FPGA芯片,总要涉及到复位电路的设计。而复位电路设计的好坏,直接影响到整个系统工作的可靠性。许多用户在设计完系统,并在实验室调试成功后,在现场却出现了“死机”、“程序走飞”等现象,这主要是复位电路设计不可靠引起的。手动按钮复位需要人为在复位输入端RESET上加入高电平。一般采用的办法是在RST端和正电源VCC之间接一个按钮。当人为按下按钮时，则VCC的+5V电平就会直接加到RESET端。手动按钮复位的电路如图3-2所示。由于人的动作再快也会使按钮保持接通达数十毫秒，所以，完全能够满足复位的时间要求。图3-2 复位电路图4、系统设计详细说明 本设计由现场可编程门矩阵（FPGA
23、）作为控制芯片，通过Verilog HDL硬件描述语言设计，设计思想如下：设每个时钟周期为100ns，开始运行100ns系统复位，到550ns时，输入5个half yuan(wu jiao)信号，get和sell_out信号出现告电平，持续100ns，表示卖出和取饮料信号。第三组开始输入信号：在1050ns且为上升沿时，1个one_yuan(yi yuan)高电平，后接着俩half yuan(wu jiao)高电平，又一个One_yuan(yi yuan)高电平，Half_out/get和sell_out信号出现告电平持续100ns，表示分别有卖出、找零和取饮料信号。在1850ns时第5组测试
24、数据开始，同时为时钟上升沿，分别有三个half yuan(wu jiao)和一个one_yuan(yi yuan)高电平，满足输出，get、sell_out同时为高，持续100ns,表示分别卖出和取饮料信号。4.1 Verilog程序源代码module sell(yi_yuan,wu_jiao, get,half_out,sell_out,reset,clk);parameter idle=0, half=1, one=2,two=3,three=4; input yi_yuan,wu_jiao,reset,clk; output get,half_out,sell_out;reg get,h
25、alf_out,sell_out;reg2:0 s; always (posedge clk) begin if(reset) /复位信号为高时强行复位begin sell_out=0; get=0; half_out=0; s=idle; end elsecase(s) /五角硬币的个数idle: beginsell_out=0; get=0; half_out=0; if(wu_jiao) s=half; /投入一个五角硬币else if(yi_yuan)s=one; /投入一个一元硬币（即：相当于跳到两个五角硬币）endhalf: beginif(wu_jiao) s=one; /投入两
26、个五角硬币else if(yi_yuan) /投入一个一元硬币（即：加上一次的一个五角硬币，相当于三个五角硬币）s=two; endone: beginif(wu_jiao) s=two; /投入三个五角硬币else if(yi_yuan)s=three; /再投一个一元硬币（即：相当于跳到四个五角硬币）endtwo: beginif(wu_jiao) s=three; /投入四个五角硬币else if(yi_yuan) /再投入一个一元硬币（即：加上一次的三个五角硬币，相当于五个五角硬币，送出饮料）begin sell_out=1;get=1; s=idle; endendthree: be
27、ginif(wu_jiao) /投入五个五角硬币（送出饮料）begin sell_out=1; get=1; s=idle; endelse if(yi_yuan) /再投一个一元硬币（即：相当于六个五角硬币，送出饮料再退五角的硬币） begin sell_out=1;get=1;half_out=1; s=idle; end enddefault:beginsell_out=0; get=0; half_out=0; s=idle; end end case end end module4.2仿真前波形及分析仿真波形前分析，每个时钟周期为100ns，如图：在100ns系统复位，到550ns时
28、，输入5个wu_jiao信号，get和sell_out信号出现告电平，持续100ns，表示卖出和取饮料信号。第三组开始输入信号：在1050ns且为上升沿时，1个yi_yuan高电平，后接着俩wu_jiao高电平，又一个yi_yuan高电平，half_out/get和sell_out信号出现告电平持续100ns，表示分别有卖出、找零和取饮料信号。在1850ns时第5组测试数据开始，同时为时钟上升沿，分别有三个wu_jiao和一个yi_yuan高电平，满足输出，get、sell_out同时为高，持续100ns,表示分别卖出和取饮料信号。4.3仿真波形当投入五个五角的硬币时，送出一瓶饮料，如图4-1
29、图4-1 波形图当投入硬币不足（两个五角，一个一元）时无饮料送出，如图4-2图4-2 波形图当投入三个五角，一个一元硬币时，有饮料送出，如图4-3图4-3 波形图投入四个五角硬币，一个一元硬币时，有饮料送出，并找回五角硬币，如图4-4图4-4 波形图投入三个一元硬币时有饮料送出且找回五角硬币，当有复位信号时系统强行复位，此时无论有无信号硬币投入，售卖机都没反应，如图4-5图4-5 波形图4.4 定时器原理图多谐振荡器是一种自激振荡器，接通电源后不需要外加触发信号便能自动产生矩形脉冲。电路由一个555B芯片、两个电阻和两个电容组成，通过电阻给电容C3充电、放电的过程来产生振荡，从而输出矩形脉冲。
30、电源VCC先通过R9，R10给C3充电，使电容C3从0 V充电到2Vcc3，接着从2Vcc3放电到VCC3，又再从VCC3充电到2Vcc3，电容C3形成周期性的充放电过程，从而在555的输出端out形成周期性的矩形脉冲波，构成多谐振荡器。本设计可产生 1KHZ 的脉冲电路，如图4-6图4-6 1KHZ脉冲图4.5 RLT级原理图系统级设计还包括是RTL设计，一般来说，系统级设计只用于仿真，验证系统功能，筒仓不支持综合，因此需要进行RTL设计。RTL：寄存器级的基本部件是寄存器、计数器、多路复用器和算术逻辑单元(ALU)，这些基本部件有时也称为功能块。寄存级的基本部件通常采用真值表和状态来表示。
31、本设计的RTL描述如图4-7所示：图4-7 RLT级原理图4.5 仿真后分析仿真后图形分析：采用系统函数随机产生测试数据，在100ns时系统复位，在150ns时测试数据有效，输入5个wu_jiao信号，在550ms时满足输出，但在650ns时输出get、sell_out同时为高，持续100ns，布局布线后信号产生迟延为100ns，在650ns到950ns中输入3个wu_jiao和一个yi_yuan信号，在950ns使满足输出，但在1050ms时产生输出，get、sell_out同时为高，持续100ns，在1050ns到1350ns中输入2个wu_jiao 2个yi_yuan信号，在1350ns时满足输出，但在1450ns时输出get、half_out、sell_out同时为高，持续100ns，通过以上分析可以知道，经过综合后，信号产生了100ns的时间迟延，状态符合设计要求。设计初步符合设计要求。EDA试验箱的实验：经过以上前仿真，综合，然后布局布线，后仿真，前、后仿真验证成功后，下载到FPGA实验箱,成功得到led显示，与上面的仿真波形相对应，与设计思想吻合，实验部分已经成功，下面是原理图的绘制，如图4-8所示图4-8-1 原理图图4-8-2 原理图5、FPGA器件介绍
