1、TMS320C28x系列DSP芯片结构及引脚功能第1章芯片结构及性能概述TMS320C2000系列是美国TI公司推出的最佳测控应用的定点 DSP芯片，其主流产品分为四个系列：C20x、C24x、C27x和C28x。C20x可用于通信设备、数字相机、嵌入式家 电设备等；C24x主要用于数字马达控制、电机控制、工业自动化、电力转换系统等。近年 来，TI公司又推出了具有更高性能的改进型 C27x和C28x系列芯片，进一步增强了芯片的接口能力和嵌入功能，从而拓宽了数字信号处理器的应用领域。TMS320C28X系列是TI公司最新推出的 DSP芯片，是目前国际市场上最先进、功能 最强大的32位定点DSP芯
2、片。它既具有数字信号处理能力，又具有强大的事件管理能力 和嵌入式控制功能，特别适用于有大批量数据处理的测控场合，如工业自动化控制、电力 电子技术应用、智能化仪器仪表及电机、马达伺服控制系统等。本章将介绍 TMS320C28X系列芯片的结构、性能及特点，并给出该系列芯片的引脚分布及引脚功能。1.1 TMS320C28X系列芯片的结构及性能C28x系列的主要片种为 TMS320F2810和TMS320F2812。两种芯片的差别是： F2812 含128KX16位的片Flash存储器，有外部存储器接口，而 F2810仅有64KX16位的片Flash 存储器，且无外部存储器接口。其硬件特征如表 1-1
3、所示。表1-1 硬件特征特 征F2810F2812指令周期（150MHz ）6.67ns6.67nsSRAM （16 位/字）18K18K3.3V 片 Flash （16 位/字）64K128K片Flash/SRAM的密钥有有Boot ROM有有掩膜ROM有有外部存储器接口无有事件管理器 A和B （EVA和EVB ）EVA、EVBEVA、EVB*通用定时器44*比较寄存器/脉宽调制1616*捕获/正交解码脉冲电路6/26/2看门狗定时器有有12位的ADC有有*通道数1616特 征F2810F281232位的CPU定时器33串行外围接口有有串行通信接口（ SCI） A和BSCIA、SCIBSCI
4、A、SCIB控制器局域网络有有多通道缓冲串行接口有有数字输入/输岀引脚（共享）有有外部中断源33供电电压核心电压1.8VI/O 电压 3.3V核心电压1.8VI/O 电压 3.3V封装128 针 PBK179 针 GHH ,176 针 PGF温度选择? A : -40C+85 CS: -40C +125 CPBK仅适用于TMSPGF 和 GHH 仅适用于TMS产品状况?产品预览（PP） 高级信息（AI） 产品数据（PD）AI(TMP ) ?AI(TMP) ?注：？ “S”是温度选择（-40C+125 C）的特征化数据，仅对 TMS是适用的。?产品预览（PP）:在开发阶段的形成和设计中与产品有关
5、的信息，特征数据和其他规格是设计的 目标。TI保留了正确的东西，更换或者终止了一些没有注意到的产品。高级信息（AI ）:在开发阶段的取样和试制中与新产品有关的信息，特征数据和其他规格用以改 变那些没有注意到的东西。产品数据（PD）:是当前公布的数据信息，产品遵守 TI的每项标准保修规格，但产品加工不包括对所有参数的测试。? TMP :最终的硅电路小片，它与器件的电气特性相一致， 但是没有进行全部的品质和可靠性检测。C28x系列芯片的主要性能如下。1.高性能静态 CMOS （ Static CMOS ）技术150MHz （时钟周期6.67ns）（最大）低功耗（核心电压 1.8V，I/O 口电压3
6、.3V）Flash编程电压3.3V2.JTAG 边界扫描（Boundary Scan）支持3.高性能的32位中央处理器（TMS320C28x ）16位X16位和32位X32位乘且累加操作16位X16位的两个乘且累加哈佛总线结构（Harvard Bus Architecture ）强大的操作能力迅速的中断响应和处理统一的寄存器编程模式可达4兆字的线性程序地址可达4兆字的数据地址代码高效（用C/C+或汇编语言）与TMS320F24x/LF240x处理器的源代码兼容4.片存储器8KX16位的Flash存储器1KX16位的OTP型只读存储器L0和L1 :两块4KX16位的单口随机存储器（SARAM ）
7、H0 :一块8KX16位的单口随机存储器M0和M1 :两块1KX16位的单口随机存储器5.根只读存储器（Boot ROM ） 4KX16位带有软件的Boot模式标准的数学表6.外部存储器接口（仅 F2812有）有多达1MB的存储器可编程等待状态数可编程读/写选通计数器（Strobe Timing ）三个独立的片选端7.时钟与系统控制支持动态的改变锁相环的频率片振荡器看门狗定时器模块& 三个外部中断9.外部中断扩展（PIE）模块可支持96个外部中断，当前仅使用了 45个外部中断10.128 位的密钥（Security Key/Lock ）保护 Flash/OTP 和 L0/L1 SARAM防止R
8、OM中的程序被盗11.3个32位的CPU定时器12 马达控制外围设备两个事件管理器（EVA、EVB ）与C240兼容的器件13.串口外围设备串行外围接口（ SPI）两个串行通信接口（ SCIs），标准的UART改进的局域网络（eCAN ）多通道缓冲串行接口（ McBSP）和串行外围接口模式14.12位的ADC，16通道2 X8通道的输入多路选择器两个采样保持器单个的转换时间：200ns单路转换时间：60 ns15 .最多有56个独立的可编程、多用途通用输入 /输出（GPIO）弓|脚16.高级的仿真特性分析和设置断点的功能实时的硬件调试17.开发工具ANSI C/C+编译器/汇编程序琏接器支持T
9、MS320C24x/240x的指令代码编辑集成环境DSP/BIOSJTAG扫描控制器（TI或第三方的） 硬件评估板18.低功耗模式和节能模式支持空闲模式、等待模式、挂起模式停止单个外围的时钟19.封装方式带外部存储器接口的 179球形触点BGA封装带外部存储器接口的 176引脚低剖面四芯线扁平 LQFP封装 没有外部存储器接口的 128引脚贴片正方扁平 PBK封装20.温度选择A : -40C +85 CS: -40C +125 CC28x系列芯片的功能框图如图 1-1所示。XIPIE粧中斷FPii進吋斛0PU”定时轟1CPU*磁时器】%丁2l I U1KTI2;L(MN 门悝 JM 1 f
10、地址(I旳、XINTI3KNMJG P I (t.rioiW) 孙部中勵 控制陽 (XINT1/l/n.XNMl9C1A/SCIBFIFOSPIFIFOMcBSPUK)cCAFVATVF4厲通蔚 12( AfX OXRSXI At L Kl X2xr xpt n(s和卩LL 外部时钟-I-低功换块看门狗) * RS CLKIMOJ毗器启戈M4SAK AX1 IKX |6Ml 聃RAMIK x Ift代码保护的模块图1-1 C28x功能框图注：+器件上提供96个中断，45个可用；+ XINTF在F2810上不可用1.2引脚分布及引脚功能TMS320F2812芯片的封装方式为 179引脚GHH球形
11、网格阵列 BGA( Ball Grid Array) 封装和176引脚PGF低剖面四芯线扁平 LQFP( Low-profile Quad )封装，其引脚分布分别如图1-2 （BGA封装底视图）和图 1-3 （LQFP封装顶视图）所示。TMS320F2810芯片的封 装方式为128引脚PBK LQFP封装，其引脚分布情况如图 1-4 （顶视图）所示。1-2详细描述了芯片F2810和F2812的引脚功能及信号情况。所有输入引脚的电平均与TTL兼容；所有引脚的输出均为 3.3V CMOS电平；输入不能承受 5V电压；上拉电流/下拉电流均为100卩所有引脚的输出缓冲器驱动能力（有输出功能的）典型值是
12、4mA5 wiKhii” rAuirvi m inlK v”I Al弩ijFPIJMWXR机港)E$T1Mir.FVTJlSCxpa. 史週Z亀1已7Fri6 hy制纽PU Ml 1XKDPl5TFICPQwl inLWk町苛甲 1 _BlMFi vw咏曲、HI MUxowcVa 1jM)IWrTii亦切r聲TrxfsV H.n-JKDi IWT.I亦T人r沁釈h 1“即何I XJJIII 1puw11MR0NLH IJgminj(9FN7*Kon*HI KI*JB敕L小切* DAKW!(”11 jCjT.imnTic Mrw;rJpwMJjaw:XME IXRJkRlljMlFXA XlJ|
13、J|(itAr 皿吋fAP冷Wnv.i幼h）jJ XAR()Cjrtirtip-XXIF 帯 1. 打肛KTQjXCl.KtjilAviir%加si髦朋m-.iM 心工备昭MW .j*s.ITwCEXNAfll -XIMlJ* UllOfiTRi?、_l心 12X fc細SXIVT1JMJC5OI， 1r*MFi Miot MlM収丽 ADCrKBOMx ih-istnxnAE ML I(J咖1怜串：4 CM 1 o心心叭肿QyJUIT10(11時(KFK W咻TW W.JKmi*)I -Hv M 1MJKLi m心11TtLKHitsrA亦吋(Y kiVi:tckxlsXi_式1 TD(ji
14、wr10图1-2 179引脚BGA封装底视图M4 fflwp 8aliTdk虽zMk*_刁4|器= j rr i - nuH -&M rr i!帝圭圭Es圭E圭z=丰圭圭亠图1-3 176引脚LQFP封装顶视图t 订g *斗i； 丿 I httup rwwirI 、H 4P2t FUrw PCFTTP， X： TUIJCIN=F乍I *tB7W 1 气* 】旳：話 All lAi l= ADLjhJUt*- ITtmtr j TilffHU* “JiHiLbEd -. .IlUHlkllAri=TI 1 Mh J*I|MKfflV= !JtJlhr/hh33!XLrm 专. -3-f$ dj-
15、runKI*-W3 EU9 ms匕却 ESUJOy :ruJr-m -#* A图1-4 128引脚PBK封装顶视图表1-2引脚功能和信号情况?引脚号名字179针GHH封装176针PGF封装128针PBK封装I/O/ZPU/PDS说明XINTF信号（只限于F2812 ）XA18D71580/ZXA17B71560/ZXA16A8152O/ZXA15B9148O/ZXA14A10144O/ZXA13E10141O/ZXA12C11138O/ZXA11A14132O/ZXA10C12130O/ZXA9D14125O/ZXA8E12125O/ZXA7F12121O/ZXA6G14111O/Z19位地址
16、总线XA5H13108O/ZXA4J12103O/ZXA3M1185O/ZXA2N1080O/ZXA1M243O/ZXA0G518O/ZXD15A9147I/O/ZPUXD14B11139I/O/ZPUXD13J1097I/O/ZPUXD12L1496I/O/ZPUXD11N974I/O/ZPUXD10L973I/O/ZPUXD9M868I/O/ZPUXD8P765I/O/ZPU16位数据总线L554I/O/ZPUXD7XD6L339I/O/ZPUXD5J536I/O/ZPUXD4K333I/O/ZPUXD3J330I/O/ZPUXD2H527I/O/ZPUXD1H324I/O/ZPUXD0G
17、321 I/O/ZPU名字引脚号I/O/ZPU/PDS说 明179针GHH封装176 针 PGF封装128针PBK 封装XINTF 信号（仅 F2812）可选择微处理器/ 微计算机模式。可以在两 者之间切换。为高电平时外部接口上的区 域7有效，为低电平时区域 7无效，可使XMP/ MCF117IPU用片的Boot ROM功能。复位时该信号被 锁存在XINTCNF2寄存器中，通过软件可 以修改这种模式的状态。此信号是异步输入，并与XTIMCLK同步外部DMA保持请求信号。XHOLD为低E7159IPU电平时请求XINTF释放外部总线，并把所有的总线与选通端置为高阻态。当对总线XHOLD的操作完成
18、且没有即将对 XINTF进行访问时，XINTF释放总线。此信号是异步输 入并与XTIMCLK 同步K1082O/Z外部DMA保持确认信号。当 XINTF响应XHOLD的请求时XHOLDA 呈低电平，所XHOLDA有的XINTF总线和选通端呈高阻态。XHOLD和XHOLDA信号同时发出。当XHOLDA有效（低）时外部器件只能使用 外部总线XZCSOANQD1P144O/ZXINTF区域0和区域1的片选，当访问XINTF区域0或1时有效（低）XZCS2P1388O/ZXINTF区域2的片选。当访问XINTF区域2时有效（低）XZCS6ANQD7B13133O/ZXINTF区域6和7的片选。当访问区
19、域 6 或7时有效（低）XWEN1184O/Z写有效。有效时为低电平。写选通信号是 每个区域操作的基础， 由XTIMINGx寄存器的前一周期、当前周期和后一周期的值 确定XRDM342O/Z读有效。低电平读选通。读选通信号是每 个区域操作的基础，由XTIMINGx 寄存器 的前一周期、当前周期和后一周期的值确 定。注意：XRD和XWE是互斥信号XR/ WN451O/Z通常为高电平，当为低电平时表示处于写 周期，当为高电平时表示处于读周期名字引脚号I/O/ZPU/PDS说 明179针GHH封装176针PGF封装128针PBK 封装XREADYB6161IPU数据准备输入，被置1表示外设已为访问做
20、好准备。XREADY可被设置为同步或异步输入。在同步模 式中，XINTF接口块在当前周期结束之前的一个XTIMCLK 时钟周期要求 XREADY有效。在异步 模式中，在当前的周期结束前 XINTF接口块以XTIMCLK的周期作为周期对XREADY采样3次。 以 XTIMCLK 频率对 XREADY 的采样与XCLKOUT的模式无关JTAG和其他信号振荡器输入/部振荡器输入，该引脚也可以用来提供X1/XCLKINK97758I外部时钟。28x能够使用一个外部时钟源，条件是 要在该引脚上提供适当的驱动电平，为了适应1.8V 核数字电源（Vdd），而不是3.3V的I/O电源（Vddio）。 可以使用
21、一个嵌位二极管去嵌位时钟信号，以保证 它的逻辑高电平不超过 Vdd （1.8V或1.9V）或者去使用一个1.8V的振荡器X2M97657I振荡器输出源于SYSCLKOUT的单个时钟输出，用来产生片和XCLKOUF1111987O片外等待状态，作为通用时钟源。 XCLKOUT 与TSYSCLKOUT的频率或者相等，或是它的 1/2，或是 1/4。复位时 XCLKOUT = SYSCLKOUT/4TESTSELA1313497IPD测试引脚，为TI保留，必须接地XrsD6160113I/OPU器件复位（输入）及看门狗复位（输岀）。器件复位，XRS使器件终止运行，PC指向地址0x3F FFC0（注：
22、0xXX XXXX 中的0x指出后面的数是十六进 制数。例如 0x3F FFC0=3FFFC0h ）当XRS为高电 平时，程序从PC所指岀的位置开始运行。当看门 狗产生复位时，DSP将该引脚驱动为低电平，在看 门狗复位期间，低电平将持续512个XCLKIN周期。 该引脚的输岀缓冲器是一个带有部上拉（典型值100mA）的开漏缓冲器，推荐该引脚应该由一个开 漏设备去驱动TEST1M76751I/O 测试引脚，为TI保留，必须悬空TEST2N76650I/O测试引脚，为TI保留，必须悬空续表179针GHH封装176针PGF 封装128针PBK 封装TRSTB1213598IPD有部上拉的JTAG测试
23、复位。当它为高电 平时扫描系统控制器件的操作。若信号悬 空或为低电平，器件以功能模式操作，测 试复位信号被忽略注意：在TRST上不要用上拉电阻。它部有上拉部件。在强噪声的环境中需要使用附加上拉电阻，此电阻值根据调试器设计的驱动能力而定。一般取22kQ即能提供足 够的保护。因为有了这种应用特性，所以 使得调试器和应用目标板都有合适且有效 的操作TCKA1213699IPUJTAG测试时钟，带有部上拉功能TMSD1312692IPUJTAG测试模式选择端，有部上拉功能，在 TCK的上升沿TAP控制器计数一系列的控 制输入带上拉功能的JTAG测试数据输入端。在TDIC1313196IPUTCK的上升
24、沿，TDI被锁存到选择寄存器、指令寄存器或数据寄存器中TDOD1212793O/ZJTAG扫描输出，测试数据输出。在 TCK的下降沿将选择寄存器的容从 TDO移出EMU0D11137100I/O/ZPU带上拉功能的仿真器 I/O 口引脚0,当TGST为高电平时，此引脚用作中断输入。该中断来自仿真系统，并通过 JTAG扫描定义为输入/输岀EMU1C9146105I/O/ZPU仿真器引脚1,当TGST为高电平时，此引 脚输出无效，用作中断输入。该中断来自 仿真系统的输入，通过 JTAG扫描定义为 输入/输出ADC模拟输入信号ADCINA7B5167119IADCINA6D5168120IADCINA5E5169121IADCINA4A4170122I采样/保持A的8通道模拟输入。在器件未ADCINA3B4171123I上电之前ADC引脚不会被驱动ADCINA2C4172124IADCINA1D4173125IADCINA0A317
