1、数电习题解答张克农版资料5章课后习题解答5.1 一同步时序电路如图题5所示，设各触发器的起始状态均为0态。(1)作出电路的状态转换表：(2)画出电路的状态图；(3)画出CP作用下各0的波形图；(4)说明电路的逻辑功能。Q。 0 Q图题5解(1)状态转换表见表解5.1。(2)状态转换图如图解5.1(1)。波形图见图解5.1(2)。(4)由状态转换图可看出该电路为同步8 进制加法计数器。表解5.1CPQ；Q：2：0T釘1000000110010102010011301110041001015101110611011171110000o_n_njn_n_r0 II_IL_ I I(1) (2)图解5
2、 I5.2由丿KFF构成的电路如图题5.2所示。(1)若QiQxQ作为码组输出，该电路实现何种功能?(2)若仅由输出，它又为何种功能？解1(1)由图可见，电路由三个主从丿K触发器构成。冬触发器的儿K均固左接1,且 为异步连接，故均实现厂触发器功能，即二进制计数，故三个触发器一起构成8进制计数。 当020100作为码组输出时，该电路实现异步8进制计数功能。(2)若仅由端输出，则它实现8分频功能。5.3试分析图题5.3所示电路的逻辑功能。解(1)驱动程式和时钟方程 丿。=厉，K = l; CPa=CPJU； d厶=00， = I: CP严 CP(2)将驱动方程代入特性方程得状态方程。；=迈+斥0=
3、页反 (CP)(邙) 0 =页2何 (CP)(3)根据状态方程列出状态转换真值表(4)作状态转换图(5)逻借功能：由状态转换图可见该电路为异步5进制计数器。图题5.45.4试求图题5.4所示时序电路的状态转换真值表和状态转换图，并分别说明X = 0及X = 1时电路的逻辑功能。解1(1)写驱动方程和输出方程Jo=X , K严両J、=XQ：,Y = Q；(2)求状态方程q；t=逅+也;=x+ xN鱼 cr1 詁N+Kq;=x 西；+q：反(3)画次态卡诺图求状态转换真值表5.5试分析图题5.5所示的异步时序电路。要求:(1)画出N = 0时的状态图：画出M = 0, N=1时的状态图：(3)说明
4、该电路的逻辑功能。图題5.5图题5.6(2)见图解5.5。(3)电路的逻借功能：可逆的八进制计数器，M、N分别为加、减法运算控制端。5.6.已坐题5.6是一个串行奇校验器。开始 时，首先由兀信号使触发器置“0”。此后，由X 串行地输入要校验的”位二进制数。当输入完毕后, 便可根据触发器的状态确左该“位二进制数中“ 1 ” 的个数是否为奇数。试举例说明其工作原理，并画出波形图。解1写岀电路的状态方程为.Qn = X由于电路的初始状态为0,由状态方程 可知，当输入X中有奇数个“1”时，输出。为1。波形图略。5.7已知图题5.7是一个二进制序列检测器，它能根据输岀Z的值判别输入X是否为 所需的二进制
5、序列。该二进制序列在CP脉冲同步下输入触发器Di Di D. D4的。设其初态 为1001,并假泄z=o为识別标志.试确立该检测器所能检测的二进制序列。图题5.75.8用丿K触发器设计一串行序列检测器，当检测到110序列时，电路输岀为解1(1)画原始状态转换图确立原始状态数及其意义输入序列X： 0 1100输出相应Y： 0 0010状 态：S Ss2S3So画原始状态图如图解5.8(1)所示。状态化简，简化状态图如图解5.8(2)所示。状态编码，选择FF取$尸00, Si=01, S2=ll (按相邻原则选择码组)；选JKFH(4)列岀状态转换表如表解5.8所示。(5)求状态方程和输岀方程作次
6、态卡诺图如图解5.8(3)。由次态卡诺图求得 = xq：; + xq： z =应 Q：(6)求驱动方程对比状态方程与特性方程可得 人=X , Kt=XJq = X , K. = X(7)画逻辑图5.9分析图题5.9所示电路，说明当开关A、B、C均断开时，电路的逻辑功能；当儿B、 C分别闭合时，电路为何种功能？解(1)当开关A、B、C均断开时，由于非门输入端对地所接电阻R = Q；Q： + 0 Q：， Q賈=0 E， Z = (4)求驱动方程将状态方程与触发器的特性方程比较得丿2 =Q；Q；，K? = iJ产色,K产丿 = Q；，心=1(5)检查电路的自启动能力由次态卡诺图可见，当电路进入无效状
7、态时，英相应的状态转移为：101-010, 110- 010, 111000,因此，该电路能够自启动。(6)画电路图根据驱动方程和输岀方程画逻辑电路图如图解5.10所示。5.11用JK触发器设计图题5.11所示两相脉冲发生电路。召亠厂z? I | 图題51解由图可见，电路的循环状态为00-10-11-01-00，因此可按同步计数器设计, 用两个丿KFF实现。(1)作次态卡诺图求状态方程和输出方程0饭，Q賈=Q；E+Q；az 厂 Q；，Z严图解51(1)图解51 (2)求驱动方程将状态方程与JK触发器的特性方程对比,可得J=Qj K严色 人=0，K忌（3）画逻辑电路图5.12 一个同步时序电路如
8、图题5.12所示。设触发器的初态Qi = 0（）= 0。（1） 画岀a、a和f相对于cp的波形；（2） 从F与CP的关系看，该电路实现何种功能？解（1） 1）写方程式1驱动方程：D=N D严Q：2复位方程：恳=Q3输出方程：F = CP + Q；2） 求状态方程Q=Q： （兀=Q）3） 求状态转换表，如表5.12所示。4画00、0和F相对于CP的波形如图解5.12所示。从F与CP的关系可以看出该电路实现三分频功能。5. 13用双向移位寄存器74194构成6位扭环计数器。懈要构成6位扭环计数器，需两块74194级联，如图解5.13所示。图解5.13表题54|000() 1000 1100 011
9、0 1101 1011 0111 001100015.14利用移位寄存器74194及必要的电路设讣产生表题5.14所示脉 冲序列的电路。解(1)作次态译码真值表即按表题5.14给岀的态序表，决泄前一状态变化到后一状态时，移入 的数据是0还是1以及是左移还是右移，按此设置Dsr及Dsl的状态和功 能控制信号何、M()的状态。如表解5.14所示。(2)化简 Dsi Dsl M()图解 5.14(1)图解5425.15用74LS293及其它必要的电路组成六十进制计数器，画出电路连接图。 解74LS293为异步2-8-16进制集成汁数器，需要两片级联实现60进制计数器。 方法一：全局反馈淸零(1)N
10、= 60, Sw=60o =00HH001b尸*心口0=3画电路连接图方法二：局部反馈淸零(1) = 60 = 6x10 = 2xS”2=0110, Snl=1010 巧=心心=口0=皿FZZTIQ=Q(3)画电路连接图5.16图题5.16为由74LS290构成的计数电路,分析它们各为几进制计数器。图题56解(1)CPtCP|,仅00作输出，反馈连线Sn = 011,故为3进制计数器。CP CPi，5= 100,故为4进制计数器。CP CPs CP, 03020iCo输岀均有效，Sn= 1001,故为9进制计数器。CP CP。, QlCPi，Sn= 1000,故为8进制计数器。5.16A(1)
11、试用计数器74LS161及必要的门电路实现13进制及100进制计数器： 试用计数器74LS160实现(1)中的计数器。解(1)用反馈淸零法实现13进制计数器N = 3Sn=1101A 1I 图解 5.16A(1)r=c=fic?=ssa；逻辑图见图解5.16A(l)o用全局反馈洁零法实现100进制讣数器2 = 1005w=l/VB =01100100 尸=孫=河=砸 逻緝图见图解5.16A(2)o13进制计数器N = 3=00010011逻辑图见图解5.16A(3)O100进制计数器0 05 2 Q1图解516A(3)因为74160是10进制计数器，所以无需反馈而自然实现100进制计数器。逻辑
12、图见图 解 5.16A(4)oQqQ 2 2 22 2 2图解 5.16A(4)5.17用计数器74193构成8分频电路，在连线图中标出输出端。解74193为同步可逆16进制集成计数器。要得到8分频，只需从输出即可。CP 0cCR LD D( Dj D? D3VPu 74193 BO Pd CO 1Qo Qi Q: Qs图解5.175.18计数器74LS293构成电路如图题5.18所示,试分析其逻辑功能解电路为全局反馈.且复位信号为异步操作。故可直接读反馈连线的反馈态:= 10001000 o所以，电路为136进制计数器。5.19计数器74LS290构成电路如图题5.19所示，试分析该电路的逻
13、辑功能解由图可知，电路为全局反馈，根据反馈连接可得反馈态5ZI=2()aa&aQ)=iooCPu BO74193CP CPD COQo Qi Qi Qa0。Qx Qi a图题5.22【解74193为异步可逆16进制计数器。图中CP送入CH” CPu=l配合，又LD = BO , S。=02卩口 =1000,可知世對在CP脉冲作用里行减法计数。经过8次脉冲将汁数器 中的预1000减到0000.而输出低电平，使ZD = 0,又立即置入1000态。因此，8 个CP脉冲一个计数循环。该电路为同步8进制减法计数器。5.23指岀图题5.23电路中W. X、Y和Z点的频率。图题5.23解1(1)10位环形计
14、数器为10分频.所以,/w=16KHz；(2)4位二进制计数器为为16分频，所以/x = lKHz :(3)模25行波计数器为25分频，所以./y=40Hz：(4)4位扭环计数器为8分频，所以./z=5Hzo5.24设图5.5.4中各寄存器起始数据为1=1011, 1111=1000, 111)=0111,将图题5.24中 的信号加在寄存器I、II、III的使能输入端。试决定在心如3和M时刻，各寄存器的内容。图题5.24解h时刻，寄存器II的数据1000送到总线，寄存器III接收，1)=1011, 11=1000, 1111=1000： b时刻，寄存器III的数据1000送到总线，无数据接收，
15、各寄存器数据不变：/3 时刻，无数据传送，各寄存器数据不变：(4时刻，寄存器I的数1011送到总线，寄存器 Ik III 接收，I=1011, II= III=101 lo5.25时序电路如图题5.25所示，其中R, Rb和Rs均为8位移位寄存器，其余电路分 别为全加器和D触发器，要求：(1)说明电路的逻辑功能：(2)若电路工作前先淸零，且两组数码A= 10001000, 5=00001110, 8个CP脉冲后, Ra、Rb和Rs中的内容为何?(3)再来8个CP脉冲，Rs中的内容如何？图题5.25解1(1)可将电路划分为三个功能块I、III中都是8位移位寄存器：II中全加器和D触发器。2分析各
16、功能块电路的逻辑功能功能块I：在移位脉冲CP作用下逐位将A、B两组数据分别移入Ra、Rb，8个CP脉 冲过后，可将A、B两组8位二进制数据存入移位寄存器。功能块II:由移位寄存器Ra和Rb提供的加数和被加数的最低位先输入全加器的人和3,经过全加器相加后产生和输出S。和进位输出C()。来一个CP脉冲后，一方面将Ra和 Rb中的次低位数送入人和3输入，并将最低位相加之和移入Rs中，期一方而又将最低位 相加产生的进位通过D FF输入全加器的CI端，和次低位加数被加数一起决左相加之和及 进位输出，再来CP时又重复前述过程。这样，经过8个CP后，A、B两组数通过移位寄 存器Ra、Rb逐位送入全加器相加。
17、全加器和D触发器实现两数串行加法运算。功能块11【：移位寄存器Rs保存8位全加和。3分析总体逻辑功能电路总体实现两组8位二进制数串行加法功能。(2)8 个 CP 脉冲过后，|Ra=A = 10001000, Rb=B=00001110, Rs = 00000000(3)Rsi=A+B=100101105.26 图题 5.26 中,74154 是 4-16 线译码器。试画出 CP 及 S。、SH S2、S3、S4、S5、S6 和S?各输岀端的波形图。11111s? S、S7 S6 S5 S4(3 mm m mmI 1 1 1TT1 1 xTiTT图题5.26解由图可见，74194构成扭环形计数器
18、，CP到来前先淸零。因此,74194从0000开 始，在M,Mo=01方式控制信号及CP脉冲作用下，执行右移操作，由于Dsr=，可得计 数态序表如表解5.26所示；74194输出作为4/16线译码器的输出，译码器输出低有效，经 非门后SuS7髙有效，波形图见图解5.26所示。CPQ i Q Ql 03000001100021100311104111150111600117000180000表解5.26123456789 10S _IS I S? I 1 IS, rn : S&S?图解5.265.27试用计数器74290设讣一个5421编码的六进制计数器。解当74290的CPi接CP脉冲，而将7
19、刊接时，电路执行5421 BCD码。5421编码如表解7.23所示。具体设计如下(1)N = 6, =1001(2)F*2Q(3)画逻辑:图如图解5.27所示。R9|I|R9|2|RoiIRoi2CPo 74290图解5.27CPQi Qi Q Q00 0 0 010 0 0 120 0 1030 0 1140 10 0510 0 0610 0 1710 10810 119110 0表解5.27数器。图解5.285.28电路如图题5.28所示(1)画岀电路的状态图：(2)说明电路的逻辑功能。解(1)由图可见，当计数器状态为0101时， &点)2 =02=1，复位条件满足，计数器复位到 0000
20、,完成一次计数循环。状态转换图见图解5.28。(2)由状态图可见，该电路为异步五进制加法讣5.29电路如图题5.29所示,要求(1)列出电路的状态迁移关系(设初始状态为0110)；(2)写出F的输岀序列*图题5.29解(1)电路由移位寄存器74194和多选一MUX构成。由于74194中右移数据输入 Dsr =(2,且工作方式控制信号构成了环形计数器：而8选1MUX的地址输 入 4人4)=。2。2, D7=D5=D2=1, D4=D3=Do=O, Q = 因此，根据 74194的输出态序和MUX的选择功能就能得岀F的输出序列。电路的状态迁移关系见表解5.29 所示。(2)由表可见，F的输出序列为
21、0010.5.30图题5.30所示为某非接触式转速表的逻借框图，其由AH八部分构成。转动体 每转动一周，传感器发岀一信号如图题5.30中所示。(1)根据输入输出波形图，说明B框中应为何种电路？(2)试用集成泄时器(可附加JKFF)设计C框中电路：(3)若已知测速范围为0-9999, E、G框中各需集成器件若干？(4)E框中的讣数器应为何种进制的计数器?试设计之？(5)若G框中采用74LS47, H框中应为共阴还是共阳显示器?当译码器输入代码为0110 和1001时，显示的字形为何？jirinjirinyAAAr- -niuin-图題5.30解(1)图中输入为缓变信号，输出为矩形波，所以，B框中应为施密特触发器。(2)略(3)E, G框中齐需集成器件4块；(4)因后续电路H中的显示部分为人们能宜接读取的十进制09,译码部分必为BCD 七段显示译码器，要求E框中的计数器应为10进制计数器。具体设讣可采用任一种集成计数器，直接选用10进制集成计数器实现时，电路最简单。 此处采用74160实现。逻辑图如图解5.30所示。(5)因7447为输出低有效的译码器，所以，H框中应为共阳显示器，当译码器输入代码 为0110和1001时，显示字形分别为6和9。0 0磁33如如3图解5.30
