1、為何不鋪設pattern主要目的是要降低pattern阻抗（impedance），由於削減多餘銅箔可使pattern幅寬變粗，銅箔面積變大直流阻抗變小。此外圍繞pattern的面積變小，相對的pattern的阻抗（impedance）變小，整體而言阻抗可大幅減少。採用粗短pattern的設計若與小信號的數位電路比較時，由於高功率印刷電路是以高電壓大電流為對象，所以必需充分掌握電路電流的特性，才能決定pattern的幅寬。根據電流實效值計算pattern的幅寬根據以往的經驗顯示pattern的幅寬每1mm的容許電流約為1A左右，不過必需注意的是上述經驗值徵適用於電流變化較少的直流電源，類似swi
2、tching電源等電流變化與峰值電流極大的電路，若直接使用上述經驗值就會造成誤動作與效率降低等嚴重後果。由於switching電源的電流呈斷續性流入電路，所以電流的實效值會比平均值大，此時必需使用電流的實效值才能決定pattern的幅寬。如圖1所示的電流波形實效值IRMSARMS ，根據式（1）計算結果為 0.5ARMS，也就是說pattern的幅寬必需大於0.5mm 。Ip: 峰值電流A 。ton:ON的時間S 。t:switching的周期S。pattern的幅寬較窄小的場合可加大銅箔厚度，如上所述pattern的幅寬每1mm的容許電流約為1A左右，此時銅箔厚度約為35m，不過實際上高功率
3、印刷電路的銅箔厚度卻高達70m，換言之相對於幅寬1mm的pattern，容許實效電流等於是2A左右。寬幅pattern可降低損失由於switching電源已經成為提高效率必要元件之一，因此出現許多高效率電路，不過實際上經常因為pattern設計不當造成電力損失，使的高效率電路無法發揮預期的效果，由此可知pattern寬度對防止效率降低具有決定性的影響。pattern造成的電力損失可由電路的實效電流與pattern的直流阻抗求得，pattern的直流阻抗R 可用下式表示:p:體積阻抗率m 。l:pattern的長度。a:截面積cm2 。00C時銅的體積阻抗率率為 1.5510-8m，1000C
4、時為2.3310-8m，因此T0C時銅的體積阻抗率p可用下式表示:p=（2.33-1.5）（T/100）+1.5510-8 =（0.0068T+1.55）10-8-（3）由上式可知pattern越粗大，pattern的阻抗相對的越小，換言之設計高功率電路時除了必需確保pattern之間的間隙（gap）與必要的pattern之外，還可以利用蝕刻方式將多餘的pattern銅箔去除，如此一來便可有效降低pattern的阻抗，進而提高高功率電路的效率。注意pattern的溫升特性表1是pattern的溫度分別上升100C、200C、400C 時pattern的幅寬與容許電流與的依存特性。一般認為設計高
5、功率電路時，溫升不可大於200C，也就是說0.1mm的pattern幅寬容許0.7A的電流，1.0mm的pattern幅寬容許3A的電流也因而成為常用的設計參考值。上述式（1）pattern幅寬為1.0mm，實際上電流值祇有1A，因此並未超過常用的安全值。表1 pattern的溫度與pattern幅寬、容許電流的特性確保pattern之間的間隙雖然pattern之間的間隙（gap）取決於施加於電路的電壓，不過某些情況標準安全規範並非不完全適用，所謂的安全規範規定的pattern之間的間隙與耐電壓，基本上是針對商用電源、絕緣與防止觸電而設的，如果pattern之間的間隙太狹窄，耐電壓測試時極易產
6、生corona放電，造成絕緣受到破壞。有關耐電壓測試所施加的電壓則必需依循適用的安全規範。表2是各種安全規範規劃的pattern間隙與耐電壓特性。（b）其它規範pattern之間的間隙（mm）耐電壓電氣用品安全法（日本）2.55115031513005301440UL（美國）1.59511252.3812625012.7251440歐洲規範（德國）2511301312504表2 各種安全規範規範的pattern間隙與耐電壓特性相同pattern，隨著部位差異，電位不盡相同 深入檢討電流造成的電位差異大電流流動部位會因pattern的直流阻抗發生電位差，此外類似方形波等站立極為快速的電流流動部位
7、，會因電感（inductance）產生電位差，因此控制電路的common電位時，必需避免變化激烈的電流流入處理微小信號的電路pattern內。由圖2（a）的電路圖可知大電流會流入IC ground的pattern內，如果進行如圖2（b）1點連接設計變更，大電流就不會流入IC ground的pattern內。圖2 考慮大電流的電路設計方法仔細檢討電流的流動特性return電流的流動方式雖然理論上阻抗（impedance）越小電流越容易流動，不過該法則卻不完全適用於高功率電路。如圖3（a）所示的pattern，雖然return電流會流入某部位的gro und pattern內，不過電流的流動方向卻
8、因電流頻率改變，例如3（b）是直流電的電流的流動方向；圖3（c）是電流頻率變高時的流動方向，也就是說return pattern很細、頻率很高時，如果將pattern layout成圖3（d）所示結構時，阻抗（impedance）就會變得非常小，由此可知任意鋪設直線性pattern，會使阻抗變大。圖3 return電流的流動方式均等分流由於電子設備基於小型化與輕量化等市場要求，因此類似圖4（a）的電路採用複數個低容量電解電容並列連接設計，相較之下如果是使用圖4（b）的pattern設計時，由於通過C1 的路徑比通過C2路徑的短，所以C1的電流會比C2的電流大，而且C1的電流電流更容易流動。基於
9、C1的電流可能會超越容許ripple電流等考量，因此採用複數個低容量電解電容並列連接，設計上必需盡量使流通各電容switching電流的pattern長度等長。圖4（c）是具體設計實例，由圖可知電流通過C1 的路徑與通過C2路徑的路徑長度幾乎相同，所以電流能均勻流通。圖4 電解電容並列連接的設計噪訊隨著pattern的設計改變噪訊的發生機制當頻率很高時會因pattern之間的浮遊容量，導致電流流入其它pattern以及筐體與pattern之間，該電流就是造成傳導噪訊與誤動作的主要原因。雖然基本上噪訊的發生與pattern的設計並無直接關連，不過筐體與元件之間也會產生噪訊。需格外注意高阻抗pat
10、tern類似OP增幅器的加算點（summing point）等阻抗極高的pattern，極易受到即使祇有pA等級的漏電流影響，因此設計上必需設法避免OP增幅器輸入端子的patt ern與其它pattern交叉。此外OP增幅器的輸入端子收容各種遠離輸入阻抗與復歸阻抗等元件的pattern，因此自然的輸入端子的pattern長度會變長，有鑑於此設計上必需盡量將元件設於OP增幅器的輸入端子附近，藉此降低pattern的長度。pattern設計不當是誤動作的主要原因許多誤動作是因為同一pattern的電位差所造成，尤其是電路圖上看似同一電位，然而實際電路的電位卻有差異，主要原因是pattern潛藏許多
11、肉眼無法辨識的配線阻抗（impedance）等電路定數，使得電路無法依照預期設計動作，因此設計上必需作1點連接，藉此避免大電流流入控制電位的common，同時減少流通大電流pattern圍繞面積，也就是說設計pattern時詳細檢討pattern的阻抗（impedance），是降低電路誤動作的最有效對策。Power電路遠離控制電路Power電路處理的電力遠大於控制電路，對控制電路而言Power電路變成是噪訊發生源，為了降低噪訊對控制電路的影響，所以Power電路必需在物理距離上盡量遠離控制電路。不可在元件面設置pattern的場合元件的封裝至pattern的距離是潛伏性問題例如電解電容的外殻雖
12、然是用絕緣film封裝，不過大部份的場合卻無法保證該film的絕緣性，因此若在元件面作pattern配線，當pattern與電解電容的端子以及外殻連接時，變成祇有film部位是絕緣，而該部位又必需通過UL規定的耐電壓測試，電壓很低時尚不致構成問題，不過當使用電壓很高時，電解電容的絕緣film就會有耐電壓不足的困擾。元件面除外可設置pattern的case為克服上述困擾必需避免在電解電容的下方作元件面pattern配線。所謂的高使用電壓也可視為非安全電壓，因此一般認為UL安全規範經常會超越42.4V尖頭值或是60V直流電。分散設置發熱元件大部分的高功率電路元件都會產生大量熱能，因此必需借助pat
13、tern與散熱器散熱。如果將發熱元件集中在相同部位很容易造成溫升問題，所以理論上希望盡量分散設置發熱元件，然而事實上高功率電路基於低pattern阻抗要求，因此經常將元件集中設置，如此一來形成理論與實際相互矛盾的特殊現象，根本解決方法是綜合電路設計條件與散熱條件，依此進行trade off，再決定pattern的layout細節。設計實例接著以Flyback type電源供應器（S.P.S: Switching Power Supply）為例，具體說明高功率電路pattern的layout技巧。Flyback type的電源供應器switching FET ON時，會將能量（energy）儲存
14、於變壓器內（transformer），FET OFF時則將能量釋放至OUTPUT端。表3與圖5分別是Flyback type電源供應器的概要規格與電路圖。圖5 Flyback type電源供應器的電路圖ITENSPEC輸入電壓AC95V130V,50Hz/60HzSwitching頻率40KHz輸出電壓+5V5%,最大4A輸出電流12V3%,最大0.3AFlyback type電源供應器的概要規格電源輸入端（以下通稱為1次端）與輸出端（以下通稱為2次端） 利用高頻變壓器（transf ormer） 絕緣，所以1次端與2次端的元件以 作區隔分離。本電路的輸出電壓不作復歸，為獲得IC的電源因此使補
15、助卷線電壓復歸，所以整體而言能夠輕易作1次端與2次端的隔離。此外如果基板的端緣很靠近筐體時，1次端的pattern與元件必需從基板端緣配置。圖6是合成pattern圖，圖7與圖8分別是元件面的pattern圖與銲接面的pattern圖。由於本設計例主要目的是以說明為主，所以並不代表電路動作與性能完美無瑕疵。圖6 switching電源供應器電路板的合成pattern圖7 switching電源供應器電路板的元件面pattern圖8 switching電源供應器電路板的銲接面pattern有關Power電路單元1次端pattern的設計要領由於從C7端子到T1 腳架1（pin 1）、從T1的腳架
16、3（pin 3）到Q1 腳架1（pin 1），從Q1腳架（pin 3）通過R10，與另一C7 端子連接的pattern流有大電流，因此pattern必需設計成粗短狀，同時盡量減少圍繞面積，其結果如圖9所示。2次端pattern的設計要領2次端pattern的設計與上述1次端一樣，pattern必需設計成粗短狀，同時盡量減少圍繞面積，其結果如圖10所示。圖9 Power電路板的1次端pattern圖10 Power電路板的2次端pattern也就是說下列pattern必需與1次端一樣，pattern必需設計成粗短:T1的腳架13（pin 13）以及從腳架14（pin 14）通過D10，再與C8以
17、及C9的端子連接的pattern。從C8以及C9的端子與T1的腳架11（pin 11）、腳架12（pin 12）連接的pattern。電容並列連接時，需作等長配線設計C8以及C9的連接如圖4（b）所示，從T1觀之端子與端子的合計pattern作等長連接，圖10是C8以及C9部分pattern，外觀上看似單純的better pattern，不過如果仔細觀察時事實上pattern卻如圖4（b）所示。相關電路盡量集中設置由D8，R8，C12構成的電路，以及D9，R11，C5構成的電路統稱為snubber電路，因此將T1的腳架1（pin 1）、腳架3（pin 3）以及Q1 的drain設於source
18、附近。實際上電流偵測阻抗會流入Q1的source，因此將D9，R11與R10連接。設法降低pattern的阻抗由於12V端 C13，C14的pattern電流很低，因此不需加寬pattern，不過pattern圍繞的面積很小，基於降低pattern的電感（inductance）等考量，所以將common的pattern加寬成如圖10（b）的結構。有關控制電路單元將ground當作better pattern如圖11（b）所示控制電路單元的ground被當作better pattern與R10 作1點連接。圖11 控制電路單元的pattern控制IC周邊的pattern圖12是UC3844A的方
19、塊圖，由圖可知C3是可以去除過電流檢測電壓噪訊的電容器，因此C3 盡量設於U1腳架3附近。U1 的腳架2是電壓復歸輸入端子，也是OP增幅器的加算點，所以從U1 的腳架2延伸的pattern必需取最短距離。此外OP增幅器的加算點不可與其它pattern交叉。本電路的銲接面設有加算點pattern，同時刻意避免其它pattern通過元件面，具體方式如圖11（a）所示，從U1的腳架8至R2 的pattern繞過R4鋪設。FET 的gate電阻R5則設於FET（Q1）附近，D2，D3可以保護 驅動輸出電路不受電洞（surge）破壞的二極體因此設於U1 附近。圖12 UC3844A的方塊圖 結語雖然類似Protel DXP等PCB-CAD設計軟體祇需設定規則（rule），便可自動完成電路板的配線layout作業，不過事前的規劃檢討與layout後的檢查、修正作業，仍需仰賴長年累積的實務經驗與基礎素養，因此本文輔以實際設計實例，具體介紹有關高功率印刷電路板的設計技巧。【TOP】【關閉視窗】【回上一頁】【回首頁】
