1、（1）选用电子数字万年历芯片时，重点应考虑功能实在、使用方便、单片存储、低功耗、抗断电的元器件。（2）根据选用的电子数字万年历芯片设计外围电路和单片机的接口电路。（3）在硬件设计时，设计结构要尽量简单实用、易于实现，使系统电路尽量简单明了。（4）根据硬件电路图，在开发板上完成元器件的焊接。（5）根据设计的硬件电路，编写控制AT89C51的单片机程序。（6）通过编程、编译、调试，把编写的程序下载到单片机上进行运行，并实现本设计的功能。（7）在硬件电路和软件程序设计时，主要考虑放在提高人机界面的友好性，方便用户操作等多种因素。（8）软件设计时必须要拥有完善的思路，做到程序简单，调试方便。2.系统的
2、整体设计单片机电子数字万年历的制作有多种方法，可供选择的元器件和运用的技术也有很多种。所以，系统总体设计方案应在满足系统功能前提下，充分的考虑系统的使用环境，所选的结构要方便使用、易于实现，元器件的选用着重于合适的参数、稳定的性能、较低的功耗以及低廉的成本等多种因素。2.1系统方案的构想与确定系统的功能通常决定了系统采用的结构，经过成本，性能，功耗等多方面考虑决定用三个8位74LS164串行接口外接LED显示器，RESPACK-8对AT89C51单片机进行供电，时间芯片DS1302连接AT89C51单片机。从而实现电子数字万年历的功能。2.2 器件的选用单片机：AT89C51电容：RESPAC
3、K-8三个8位74LS164串行接口传感器DS13022.2.1单片机的选择单片机自70年代问世以来都以微处理器（MPU）技术及超大规模集成电路技术的发展为先导，通过广泛的应用领域拉动得到了蓬勃发展，单片机功能也日渐完善。由于单片机的应用，使许多领域的技术水平和自动化程度都大大提高，可以不夸张的说当今世界正在经受着一场以单片机技术为标志的新技术革命浪潮冲击。主要的单片机类型如下：（1）MCS-51系列单片机MCS-51系列单片机主要指Intel公司生产的以51位内核的单片机芯片，具有8位CPU、4K字节的ROM、128字节的RAM、同时可扩展外部64K字节RAM和ROM、两个16位的定时器、四
4、个8位并行I/O口、一个全双工串行I/O口、21字节专用寄存器、五个中断源、片内自带振荡器、片内单总线等功能部件。（2）AT89C51单片机AT89C51是一种带4K字节FLASH存储器 （FPEROMFlash Programmable and Erasable Read Only Memory）的低电压、高性能的CMOS 8位微处理器，俗称为单片机。AT89C2051单片机是一种带2K字节闪存，可编程可擦除只读存储器的单片机。单片机的可擦除只读存储器可以反复擦除1000次。该器件采用了ATMEL高密度非易失存储器制造技术制造，和工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位
5、CPU和闪烁存储器组合在了单个芯片中，ATMEL的AT89C51是一种高效微控制器，而AT89C2051是它的一种精简版本。AT89C单片机为很多嵌入式控制系统提供了一种灵活性较高且价廉的方案。外形及引脚的排列如图2-1所示图2-1 AT89C单片机外形及引脚排列Figure 2-1 AT89C chip shape and alignment pinsAT89C51单片机主要的特性如下：l 和MCS-51产品指令系统完全兼容l 4K字节在线编程Flash存储器，1000次擦写周期l 工作电压范围4.05.5Vl 全静态工作模式：033MHzl 三级程序存储器锁l 内部RAM1288字节 l
6、三十二个可编程I/O口线l 两个16位定时/计数器l 六个中断源l 全双工串行UART通道l 低功耗空闲和掉电模式l 中断可从空闲模式唤醒系统l 看门狗（WDT）和双数据指针l 掉电标识和快速编程的特性l 具有掉电状态下中断恢复功能l 灵活的在系统编程（ISP字节或页写模式）因为AT89C51单片机片内有4K字节的在线编程Flash存储器，而且可以擦写1000次，具有掉电模式，而且具有掉电状态下中断恢复功能，对设计开发非常实用。所以选用AT89C51单片机作为电子数字万年历芯片的控制单片机。3. 软件无线电及其组成根据上述所确定的系统方案构想，下面开始进行系统硬件电路的具体设计，系统总体结构框
7、图如下图所示。3.1 软件无线电的概念3.1.1系统硬件框图系统硬件框图如图3-1时钟芯片DS1302串口P2口LED显示器驱动电路图3-1 系统硬件框图Figure 3-1 block diagram of system hardware3.1.2 AT89C51单片机结构本系统采用的是ATMEL公司生产的AT89C51单片机，首先我们来熟悉一下AT89C51单片机的外部引脚与内部结构。1单片机的引脚功能：l AT89C51单片机共有40个引脚。l Vcc：电源电压+5Vl GND：接地l P0口：P0口是一组8位漏极开路型双向I/O口，即地址/数据总线复用口。作为输出口时，每位能驱动8个T
8、TL逻辑门电路，对端口写“1”可以作为高阻抗输入端用。在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8位）与数据总线服用，在访问期间激活内部上拉电阻。Flash编程时，P0口接收指令字节，但在程序校验时，输出指令字节，校验时要求外接上拉电阻。P1口：P1口是一个带内部上拉电阻的八位双向I/O，P1的输出缓冲级可以驱动（吸收或输出电流）4个TTL逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉至高电平，这时可作输入口。作为输入口使用时，因为内部存在上拉电阻，当某个引脚被外部信号拉低时会输出一个电流。Flash 编程和程序校验时，P1接收低8位地址。P2口：P2口是一个带有内部
9、上拉电阻的8位双向I/O，P2的输出缓冲级可以驱动（吸收或输出电流）4个TTL逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉至高电平，此时可以作输入口。作为输入口使用时，因为内部存在有上拉电阻，某个引脚被外部信号拉低时会输出一个电流。在访问外部程序存储器或者16位地址的外部数据存储器（例如执行MOVXDPTR指令）时，P2口送出高8位地址数据。访问8位地址的外部数据存储器（MOVX Ri指令）时，P2口线上的内容（也即特殊功能寄存器（SFR）区中P2寄存器的内容），在整个访问期间不会改变。Flash 编程和程序校验时，P2亦接收低高位地址和其他控制信号。P3口：P3口是一组带有内部上拉
10、电阻的8位双向I/O，P3的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对P3口写入“1”时，它们被内部的上拉电阻拉高并可以作为输入端口。作为输入端时，被外部拉低的P3口将用上拉电阻输出电流。P3口除了作为一般的I/O口线外，它的第二功能作为其更重要的用途，见表3-1所示：P3口同时还接收一些用于Flash闪速存储器编程和程序校验的控制信号。表3-1 P3口的第二功能图Table 3-1 P3 port second function diagram端口引脚第二功能P3.0RXD（串行输入口）P3.1TXD（串行输出口）P3.2INT0（外中断0）P3.3INT1（外中断1）P3.
11、4T0（定时/计时器0外部输入）P3.5T1（定时/计时器1外部输入）P3.6WR（外部数据存储器写选通）P3.7RD（外部数据存储器读选通）RST：复位输入。当振荡器工作时，RST引脚出现两个机器周期以上的高电平将使单片机复位。WDT溢出将使引脚输出高电平，设置SFR AUXR的DISRT0（地址8EH）可打开或关闭此功能。DISRT0位缺省为RESET输出高电平打开状态。ALE/PROG：当访问外部程序存储器或数据存储器时，ALE（地址锁存器允许）输出脉冲用于锁存地址的低8位字节。即使不访问外部存储器，ALE仍然以时钟振荡频率的1/6输出固定的正脉冲信号，因此它可以对外输出时钟或用于定时目
12、的。要注意的是：每当访问外部数据存储器时将会跳过一个ALE脉冲。对Flash存储器编程期间，该引脚也用于输入编程脉冲（PROG）。如有必要，可以通过多特殊功能寄存器（SFR）区中的8EH单元的D0位置，可以禁止ALE操作。该位置后，只有一条MOVX和MOVC指令ALE才会被激活。另外，该引脚会被微弱拉高，单片机在执行外部程序时，应设置ALE无效。PSEN：程序存储允许（PSEN）输出是外部程序存储器的读选通信号，当AT89C51通过外部程序存储器取指令（或数据）时，每个机器周期两次PSEN有效，即输出两个脉冲。在访问外部数据存储器，没有两次有效的PSEN信号。EA/VPP：外部访问允许。欲使C
13、PU仅访问外部程序存储器（地址为0000HFFFFH），EA端必须保持低电平（接地）。需要注意的是：如加密位LB1被编程，复位时内部会锁存EA端状态。如EA端为高电平（接Vcc端），CPU则要执行内部程序存储器中的指令。Flash存储器编程时，该引脚加+12V的变成电压Vpp.XTAL1：振荡器反相放大器和内部时钟发生器的输入端。XTAL2：振荡器反相放大器的输出端。2.AT89C51单片机与MCS-51完全兼容 看门狗（WDT）：WDT是一种需要软件控制的复位方式。WDT 是由13位计数器和特殊功能寄存器中的看门狗定时器复位存储器（WDTRST）构成。WDT 在默认情况下无法工作；为激活WD
14、T，用户必须往WDTRST 寄存器（地址：0A6H）中依次写入01EH 和0E1H。在WDT激活后，晶振工作，WDT在每个机器周期都会增加。WDT计时周期依赖于外部时钟频率。除了复位（硬件复位或WDT溢出复位），没有其他办法停止WDT工作。当WDT溢出，它将驱动RSR引脚输出一个高电平。在可编程串口（UART）在AT89C51中，UART 的操作与AT89C51 和AT89C52 一样。AT89C51系列单片机的串行通信口可以工作于同步和异步通信方式。当工作于异步方式时，它具有全双工的操作功能，也就是说，它可以同时进行数据的发送和接收。串行口内的接收器采用双缓冲结构，能够在接收到的第一个字节从
15、接收寄存器读走前就开始接收第二个字节（当然，如果第二个字节接收完毕，但第一个字节仍然没有被读走，那将会丢掉一个字节）。串行口的发送和接收操作都通过特殊功能寄存器中的数据缓冲寄存器SBUF进行，但在SBUF的内部，接收寄存器和发送寄存器在物理结构上是完全独立的。如果将数据写入SBUF，数据将会被送入发送寄存器准备发送。如果执行SBUF指令，则读出的数据一定来自于接收缓存器。因此，CPU对SBUF的读写，实际上是分别访问2个不同的寄存器。这2个寄存器的功能不能混淆。振荡电路：AT89C51系列单片机的内部振荡器，是由一个单极反相器组成的。XTAL1反相器的输入，XTAL2为反相器的输出。可以利用内
16、部的振荡器产生时钟，只要XTAL1和XTAL2引脚上一个晶体及电容组成的并联谐振电路，便构成一个完整的振荡信号发生器，此方式被称为内部方式。另外一种方式由外部时钟源提供一个时钟信号到XTAL1端输入，而XTAL2端浮空。在组成一个单片机应用系统时，多数都采用这种方式，这种方式结构紧凑，成本低廉，可靠性高。在电路中，对电容C1和C2的值要求不是很严格，如果使用高质的晶振，则不管频率为多少，C1、C2通常情况下都选择30pF。定时/计数器：AT89C51单片机内含有两个16位的定时器/计数器。当用于定时器方式时，定时器的输入来自于内部时钟发生电路，每过一个机器周期，定时器加1，因为一个机器周期包含
17、有12个振荡周期，所以，定时器的技术频率为晶振频率的1/12，计数频率最高为晶振频率的1/24。为了实现定时和计数功能，定时器中含有3种基本的寄存器：方式寄存器、控制寄存器和定时器/计数器。方式寄存器是一个8位的寄存器，用于确定定时器的工作方式，控制寄存器是一个8位的寄存器，用于控制定时器的工作状态，定时器/计数器是16位的计数器，分为高字节和低字节两部分。RAM：高于7FH内部数据存储器的地址是8位的，也就是说其地址空间大小只有256字节，但内部RAM的寻址方式实际上可提供384字节的直接地址访问同一个存储空间，高于7FH的间接地址访问另外一个存储空间。这样，虽然高128字节区分与专用寄器
18、，即特殊功能寄存器区的地址是重合的，但是实际上它们是分开的。究竟访问哪一区，是通过不同的寻址方式加以区分的。SFR：SFR是具有特殊功能的所有寄存器的集合，共含有22个不同寄存器，它们的地址分配在80HFFH中。虽然如此，并不是所有的单元都被特殊功能寄存器占用，未被占用的单元，其内容是不能确定的。如对这些单元进行读操作，得到的是一些随机数，而写入则无效，所以在编程时不应该将数据写入这些不确定的地址单元中，特殊功能寄存器主要有B寄存器、累加器ACC、程序状态字寄存器PSW、堆栈指针SP、数据指针DPTR、I/O端口、串行口数据缓冲器SBUF、捕捉寄存器、定时器寄存器、控制寄存器。中断系统：AT8
19、9C51单片机有6个中断源，中断系统主要是由中断允许寄存器IE、中断优先级寄存器IP、优先级结构和一些逻辑门组成的。IE寄存器用于允许或禁止中断；IP寄存器用于确定中断源的优先级别；优先级结构用于执行中断源的优先排序；有关逻辑门用于输入中断请求信号。整个中断响应过程中CPU所执行的操作步骤如下：（1）完成当前指令的操作（2）将PC内容压入堆栈（3）保存当前中断状态（4）阻止同级中断请求（5）将中断程序入口地址送PC寄存器（6）执行中断服务程序（7）返回3.1.3 8位移位寄存器74LS164（串行输入，并行输出）74LS164为8位移位寄存器,其主要电特性的典型值如表3-2：表3-2 74LS
20、164主要电特性典型值Table 3-2 74LS164 main electrical characteristics of typical value型号fmPn54/7416436MHz185mW54/74LS16436 MHz80mW当清除端（CLEAR）为低电平时，输出端（QAQH）均为低电平。串行数据输入端（A，B）可控制数据。当A、B任意一个为低电平时停止新数据输入，在时钟端（CLOCK）脉冲上升沿作用下Q0为低电平。当有一个为高电平，则另一个就允许输入数据，并在CLOCK上升沿作用Q0的状态。引出端符号CLOCK 时钟输入端CLEAR 同步清除输入端（低电平有效）A，B 串行数
21、据输入端QAQH 输出端逻辑及封装图，如3-2，3-3图3-2 逻辑图Figure 3-2 logic diagram图3-3 封装图Figure 3-3 package diagram极限值电源电压7V输入电压5.5V工作环境温度54164-5512574164-070储存温度-65150图3-4真值表Figure 3-4 truth tableH高电平L低电平X任意电平低到高电平跳变QA0,QB0,QH0规定的稳态条件建立前的电平QAn,QGn时钟最近的前的电平时序图如下3-5图3-5 时序图Figure 3-5 sequence diagram推荐工作条件如图3-6:图3-6推荐工作条件
22、Figure 3-6 recommended operating conditions静态特性（TA为工作环境温度范围）如图3-7图3-7工作环境温度范围Figure 3-7 operating ambient temperature range 1:测试条件中的“最小”和“最大”用推荐工作条件中的相应值。动态特性（TA=25）如图3-8图3-8动态特性Figure 3-8dynamic characteristics 2:fmax最大时钟频率。tPLH输出由低电平到高电平传输延迟时间tPHL输出由高电平到低电平传输延迟时间3.1.4 ds1302现在流行的串行时钟电路很多，例如DS1302、
23、 DS1307、PCF8485等。这些电路的接口简单、价格低廉、使用方便，被广泛地采用。以下介绍的实时时钟电路DS1302是DALLAS公司的一种具有涓细电流充电能力的电路，主要的特点是采用串行数据传输，可为掉电保护电源提供可编程的充电功能，并可以关闭充电功能。采用普通32.768kHz晶振。 DS1302 是美国DALLAS公司推出的一种高性能、低功耗、带RAM的实时时钟电路，它可以对年、月、周、日、时、分、秒进行计时，具有闰年补偿功能，工作电压范围为2.5V5.5V。采用三线接口与CPU进行同步通信，并且可以采用突发方式一次传送多个字节的时钟信号或RAM数据。DS1302内部有一个318的
24、用于临时性存放数据的RAM寄存器。DS1302为DS1202的升级产品，与DS1202兼容，但增加了主电源/后背电源双电源引脚，并且提供了对后背电源进行涓细电流充电的能力。DS1302的引脚排列,Vcc1为后备电源，Vcc2为主电源。在主电源关闭的情况下，也能保持时钟的连续运行。DS1302由Vcc1或Vcc2两者中的较大的一个供电。在Vcc2大于Vcc10.2V时，Vcc2给DS1302供电。在Vcc2小于Vcc1时，DS1302由Vcc1供电。X1和X2是振荡源，外接32.768kHz晶振。RST是复位/片选线，通过把RST输入驱动置高电平来启动所有的数据传送。RST输入有两种功能性：首先
25、，RST接通控制逻辑，允许地址/命令序列送入移位寄存器；其次，RST提供终止单字节或者多字节数据的传送手段。在RST为高电平时，所有的数据传送被初始化，允许对DS1302进行操作。如果在传送过程当中RST置为低电平，就会终止此次数据传送，I/O引脚变为高阻态。上电运行时，在Vcc2.5V之前，RST必须保持低电平。在SCLK为低电平时，才能将RST置为高电平。I/O为串行数据输入输出端（双向），后面有详细说明。SCLK始终是输入端。DS1302 的控制字节的最高有效位必须是逻辑1，如果它为0，就不能把数据写入DS1302中，位6如果为0，就表示存取日历时钟数据，为1表示存取RAM数据;位5至位
26、1指示操作单元的地址;最低有效位如为0表示要进行写操作，为1表示进行读操作，控制字节总是从最低位开始输出。在控制指令字输入后的下一个SCLK时钟的上升沿时，数据会被写入DS1902，数据输入从低位即位0开始。同上，在紧跟8位的控制指令字后的下一个SCLK脉冲的下降沿读出DS1302的数据，读出数据时候从低位0位到高位7。DS1302拥有12个寄存器，其中有7个寄存器和日历、时钟相关，存放的数据位为BCD码形式。此外，DS1302 还有年份寄存器、充电寄存器、控制寄存器、时钟突发寄存器及和RAM相关的寄存器等。时钟突发寄存器可以一次性顺序读写除充电寄存器外的其他所有寄存器内容。 DS1302和RAM相关的寄存器分为两种：一种是单个RAM单元，共31个，每一个单元组态为一个8位的字节，其命令控制字为C0HFDH，其中，奇数为读操作，偶数为写操作；另一种为突发方式下的RAM寄存器，在此方式下可一次性读写RAM的所有31个字节，命令控制字为FEH（写）、FFH（读）。DS1302与CPU的连接共需要三条线，即SCLK（7）、I/O（6）、RST（5）。DS1302与CPU的连接，实际上，在调试程序的时候
