第14章《电工电子技术》课件.ppt
- 文档编号:11077575
- 上传时间:2023-05-29
- 格式:PPT
- 页数:64
- 大小:979.50KB
第14章《电工电子技术》课件.ppt
《第14章《电工电子技术》课件.ppt》由会员分享,可在线阅读,更多相关《第14章《电工电子技术》课件.ppt(64页珍藏版)》请在冰点文库上搜索。
第14章组合逻辑电路,本章学习要点,组合逻辑电路的分析与设计常用组合逻辑器件本章小结,14.1组合逻辑电路的分析与设计,14.1.1组合逻辑电路的分析方法,组合逻辑电路是数字电路中最简单的一类逻辑电路。
其特点是:
任何时刻的输出只与该时刻的输入状态有关,而与先前的输入状态无关,也就是说组合逻辑电路不具备记忆功能,结构上无反馈。
1组合逻辑电路的特点,所谓组合逻辑电路的分析,是对给定组合逻辑电路进行逻辑分析,求出其相应的输入、输出逻辑关系表达式,确定其逻辑功能。
通常采用的分析方法是从电路的输入到输出逐级写出逻辑函数式,最终得到表示输出与输入关系的逻辑函数式;然后使用公式化简法或卡诺图化简法将得到的函数式化简或变换,从而写出最简与或表达式;如要分析电路的逻辑功能,就要将函数式转换为真值表,再根据真值表分析电路的逻辑功能。
下面结合例题进行具体分析。
2组合逻辑电路的分析方法,【例14-1】分析如图14-1所示组合逻辑电路的逻辑功能。
【解】
(1)从输入到输出逐级写出逻辑函数式。
设P为中间变量。
(2)化简与变换逻辑函数,写出最简与或表达式。
(3)由表达式列出真值表。
(4)分析逻辑功能,由真值表可知,当A、B、C三个变量不一致时,输出为1,所以这个电路称为“不一致电路”。
14.1.2组合逻辑电路的分析方法,【例14-2】设计一个三人表决电路,表决结果按“少数服从多数”的原则决定。
【解】
(1)分析具体问题,确定输入量与输出量。
设三人的意见为变量A、B、C,表决结果为函数Y,并设同意为逻辑1,不同意为逻辑0,事情通过为逻辑1,没通过为逻辑0。
(2)根据逻辑要求列出真值表。
(3)由真值表写出逻辑表达式。
(4)化简逻辑函数。
画该逻辑函数的卡诺图,并合并最小项,如左图所示,得最简与或表达式:
Y=AB+BC+AC。
(5)画出逻辑图,如右图所示。
14.2常用组合逻辑器件,14.2.1编码器,编码就是将具有特定含义的信息(如数字、文字、符号等)用二进制代码来表示的过程。
能实现编码功能的电路称为编码器,编码器的输入为被编信号,输出为二进制代码。
按编码方式不同,编码器可分为普通编码器和优先编码器;按编码形式可分为二进制编码器与BCD编码器;按输出位数可分为4线2线编码器、8线3线编码器与16线4线编码器等。
1二进制编码器,将信号编为二进制代码的电路称为二进制编码电路。
用n位二进制代码可对2n个信号进行编码。
3位二进制编码器有8个输入端I0、I1、I2、I3、I4、I5、I6、I7,3个输出端A2、A1、A0,所以常称为8线3线编码器,其功能真值表见下表,输入为高电平有效。
用门电路实现逻辑功能,如下图所示。
2优先编码器,优先编码器给所有的输入信号规定了优先顺序,当多个输入信号同时出现时,只对其中优先级最高的一个进行编码。
常用的优先编码器有74LS148、74LS147等。
74LS148是一种常用的8线3线优先编码器,其功能如下表所示,I0I7为编码输入端,低电平有效。
A0A2为编码输出端,也为低电平有效,即反码输出。
其他功能端子的功能如下:
EI为使能输入端,低电平有效。
优先顺序为I7I0,即I7的优先级最高。
GS为编码器的工作标志,低电平有效。
EO为使能输出端,高电平有效。
74LS148的逻辑图如下图所示。
14.2.2译码器,在编码时,每一种使用了的二进制代码状态,都被赋予了特定的含意,即表示一个确定的信号或者对象。
把二进制代码的特定含意“翻译”出来的过程叫做译码,而实现译码操作的电路称为译码器。
或者说译码器可以将输入代码的状态翻译成相应的输出信号,以表示其原意。
根据需要,输出信号可以是脉冲,也可以是高、低电平信号。
假设译码器有n个输入信号和N个输出信号,如果N=2n,就称为全译码器,常见的全译码器有2线4线译码器、3线8线译码器、4线16线译码器等。
如果N2n,称为部分译码器,如二十进制译码器(也称作4线10线译码器)等。
把二进制代码的各种状态,按照其原意翻译成对应输出信号的电路,叫做二进制译码器。
二进制译码器的逻辑特点是,若输入为n个,则输出信号为2n个,对应每一个输入组合,只有1个输出为1,其余全为0。
下面以2线4线译码器和译码器芯片74LS138为例说明二进制译码器的工作原理和电路结构。
1二进制译码器,
(1)2线4线译码器,用门电路实现2线4线译码器的逻辑电路如下图所示。
2线4线译码器的功能如下表所示。
由上表可写出各输出函数表达式:
(2)译码器芯片74LS138,74LS138是一种典型的二进制译码器,其逻辑图和引脚图如下图所示。
它有3个输入端A2、A1、A0,8个输出端Y0Y7,所以常称为3线8线译码器,属于全译码器。
输出为低电平有效,G1、G2A和G2B为使能输入端。
由译码器的逻辑图可写出各输入端的逻辑表达式:
74LS138译码器的真值表如下表。
由真值表可以看出,当三个控制端G1=1且G2A=G2B=0时,芯片才会译码,反码输出,相应输出端低电平有效。
这三个控制端只要有一个无效,芯片禁止译码,输出全为1。
【例14-3】某组合逻辑电路的真值表如下表所示,试用译码器和门电路设计该逻辑电路。
【解】
(1)写出各输出的最小项表达式,再转换成与非与非形式。
(2)选用3线8线译码器74LS138。
设A=A2、B=A1、C=A0。
将L、F、G的逻辑表达式与74LS138的输出表达式相比较,得,用一片74LS138加三个与非门就可实现该组合逻辑电路,逻辑图如下图所示。
可见,用译码器实现多输出逻辑函数时,优点更明显。
2显示译码器,在数字电路中,数字量都是以一定的代码形式出现的,所以这些数字量要先经过译码,才能送到数字显示器去显示。
这种能把数字量翻译成数字显示器所能识别的信号的译码器称为数字显示译码器。
常用的数字显示器有多种类型。
按显示方式可分为字型重叠式、点阵式、分段式等;按发光物质可分为半导体显示器(又称发光二极管显示器,即LED显示器)、荧光显示器、液晶显示器、气体放电管显示器等。
目前应用最广泛的是由发光二极管构成的七段数字显示器。
(1)LED数码管,LED数码管由发光二极管LED(LightEmittingDiode)分段组成,因其工作电压低、体积小、可靠性高、寿命长、响应快等优点而得到广泛使用。
七段数字显示器就是将七个发光二极管(加小数点为八个)按一定的方式排列起来,七段a、b、c、d、e、f、g(以及小数点DP)各对应一个发光二极管,利用不同发光段的组合,显示不同的阿拉伯数字。
下图所示为LED数码管的外形和管脚图。
LED数码管按内部连接方式可分为共阴极和共阳极两种类型,共阴极和共阳极两种类型的数码管的内部连接方式分别如下图所示。
(2)七段显示译码器,七段显示译码器品种很多,功能各有差异,现以74LS47为例说明该类显示译码器的功能。
七段显示译码74LS47是一种与共阳极数字显示器配合使用的集成译码器,它的功能是将输入的4位二进制代码转换成七段显示器的段码。
其引脚图如下图所示。
下表为74LS47译码器的逻辑功能表。
74LS47的译码驱动电路如下图所示。
二进制代码从输入端A0、A1、A2、A3输入后,经74LS47译码产生7个低电平输出,经限流电阻分别接至显示器对应的ag七段,当这7段有一个或几个为低电平时,该低电平对应的段亮。
DP为小数点控制端,低电平时亮。
LT为试灯输入端,可以检测显示器七个发光段的好坏。
RBI为消隐输入端,用来控制发光显示器的亮度或禁止译码器输出。
BI/RBO为消隐输入或消隐输出端,可以实现多位数显示时的“无效0消隐”功能(在多位十进制数码显示时,整数前和小数后的0是无意义的,称为“无效0”),在试灯时BI/RBO应为高电平。
14.2.3加法器,1半加器,半加器的真值表如下表所示。
表中的A和B分别表示被加数和加数输入,S为和数输出,C为向相邻高位的进位输出。
由真值表可直接写出输出逻辑函数表达式:
可用一个异或门和一个与门组成半加器,如下图所示。
下图所示为半加器的逻辑图形符号。
2全加器,在多位数加法运算时,除最低位外,其他各位都需要考虑低位送来的进位。
全加器就能实现这种功能。
全加器的真值表如下表所示。
表中的Ai和Bi分别表示被加数和加数输入,Ci1表示来自相邻低位的进位输入。
Si为和输出,Ci为向相邻高位的进位输出。
由真值表可写出Si和Ci的输出逻辑函数表达式,经代数法化简和转换得,全加器的逻辑图和逻辑图形符号如下图所示。
要进行多位数相加,最简单的方法是将多个全加器进行级联,构成串行进位加法器。
下图所示是4位串行进位加法器,从图中可见,两个4位相加数A3A2A1A0和B3B2B1B0的各位同时送到相应全加器的输入端,进位数串行传送。
全加器的个数等于相加数的位数。
最低位全加器的Ci-1端应接0。
串行进位加法器的电路比较简单,但是其速度较慢。
为了提供速度,人们又设计了一种多位数快速进位(又称超前进位)的加法器。
所谓快速进位,是指加法运算过程中,各级进位信号同时送到各位全加器的进位输入端。
现在的集成加法器,大多采用这种方法。
74LS283就是一种典型的快速进位的集成加法器,其逻辑图、引脚图如下图所示。
数据选择器就是从多路输入数字信号中选出一个,将其送到输出端。
其原理与下图所示的单刀多掷开关相似,通过开关切换,将输入信号中的一个传送到输出端。
14.2.4数据选择器,具有2n个输入和1个输出的多路选择器,通常有n个选择控制端(也称控制字和地址)用来进行信号的选择,并将选择到的输入信号送到输出端。
常用的数据选择器有4选1、8选1、16选1等多种类型。
14选1数据选择器,下图所示为由与或门组成的4选1多路数据选择器。
4选1多路数据选择器的功能如下表所示。
根据功能表,可写出输出逻辑表达式为:
18选1数据选择器,74LS151是一种典型集成8选1数据选择器,它有8个数据输入端D0D7;3个地址输入端A2、A1、A0;2个互补的输出端Y和分别以原码和反码的形式输出;1个选通输入端G,G仍为低电平有效。
下图所示为74LS151的引脚图。
74LS151的功能表如下表所示。
根据功能表,可写出输出逻辑表达式:
【例14-4】试用8选1数据选择器74LS151实现逻辑函数,【解】
(1)作出逻辑函数L的真值表,如下表所示。
(2)将输入变量接至数据选择器的地址输入端,即A=A2,B=A1,C=A0。
输出变量接至数据选择器的输出端,即L=Y。
将真值表中L取值为1的最小项所对应的数据输入端接1,L取值为0的最小项对应的数据输入端接0。
即D3=D5=D6=D7=1;D0=D1=D2=D4=0。
(3)画出连线图如下图所示。
14.2.5数值比较器,能够比较两组二进制数数据大小的数字电路称为数值比较器。
11位数值比较器,A、B为输入变量,输出变量FAB、FAB、FA=B分别表示AB、AB和AB三种比较结果。
其真值表如下表所示。
由真值表可得出三个输出信号的逻辑函数表达式为:
其逻辑图如下图所示:
多位二进制数据比较,应先比较高位。
高位大即大,高位小即小;若高位相等,再比较低位,依次类推。
74LS85为4位数值比较器,下图为其引脚图,2多位数值比较器,A、B为数据输入端;AB、A=B为三个级联输入端,表示更低位比较的结果输入端;FAB、FAB、FA=B为三个级联输出端。
比较四位二进制数A(A3A2A1A0)和B(B3B2B1B0)的过程为:
从最高位开始进行比较,如果A3B3,则A一定大于B;反之,若A3B3,则一定有A小于B;若A3B3,则比较次高位A2和B2,依此类推直到比较到最低位,若各位均相等,则A=B。
74LS85的真值表如下表所示。
74LS85数字比较器的串级输入端AB、AB、AB是为了扩展比较器功能设置的,当不需要扩展比较位数时,AB、AB接低电平,AB接高电平;需要扩展比较器的位数时,只要将低位的FAB、FAB和FA=B分别接高位相应的串级输入端AB、AB、AB即可。
本章小结,1组合逻辑电路的分析与设计,
(1)组合逻辑电路的特点任何时刻的输出只与该时刻的输入状态有关,而与先前的输入状态无关。
也就是说组合逻辑电路不具备记忆功能,结构上无反馈。
(2)组合逻辑电路的分析方法。
分析逻辑电路通常采用的分析方法是从电路的输入到输出逐级写出逻辑函数式,最终得到表示输出与输入关系的逻辑函数式;然后使用公式化简法或卡诺图化简法将得到的函数式化简或变换,从而写出最简与或表达式;如要分析电路的逻辑功能,就要将函数式转换为真值表,再根据真值表分析电路的逻辑功能。
(3)组合逻辑电路的设计步骤分析逻辑问题,明确输入量与输出量;根据逻辑要求列出相应的真值表;根据真值表写出逻辑函数的最小项表达式;化简逻辑函数,并根据可能提供的逻辑电路类型写出所需的表达式形式;画出与表达式相应的逻辑图。
2常用组合逻辑器件,组合逻辑电路最常用的集成器件有:
编码器、译码器、加法器、数据选择器和数值比较器等。
在学习过程中应熟练掌握它们的逻辑功能、外部引脚排列等,以便灵活地应用这些器件来设计组合逻辑电路。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电工电子技术 14 电工 电子技术 课件
![提示](https://static.bingdoc.com/images/bang_tan.gif)