PCB走线总结.docx
- 文档编号:11613343
- 上传时间:2023-06-01
- 格式:DOCX
- 页数:33
- 大小:2.15MB
PCB走线总结.docx
《PCB走线总结.docx》由会员分享,可在线阅读,更多相关《PCB走线总结.docx(33页珍藏版)》请在冰点文库上搜索。
PCB走线总结
PCB走线总结:
元件布局基本规则
1、按电路模块进行布局,实现同一功能得相关电路称为一个模块,电路模块中得元件应采用就近集中原则,同时数字电路与模拟电路分开。
2、遵照“先大后小,先难后易”等得布置原则,即重要得单元电路、核心元器件应当优先布局。
3、布局中应参考原理框图,根据单板得主信号流向规律安排主要元器件。
4、布局应该尽量满足以下要求:
总得连线尽可能短,关键信号线最短;高电压、大电流信号与小电流、低电压得弱信号完全分开;模拟信号与数字信号分开;高频信号与低频信号分开;高频元器件得间隔要充分。
5、相同结构电路部分,尽可能采用“对称式”标准布局。
6、器件布局栅格得设置,一般IC器件布局时,栅格应为50-100mil、小型表面安装器件,如表面贴装元件布局时,栅格设置应不少于25mil、
7、同类型插装元器件在X或Y方向上应朝一个方向防止同一种类型得有极性分立元件也要力争在X或Y方向上保持一致,便于生产与检验。
8、IC去耦电容得布局要尽量靠近IC得电源管脚,并使之与电源与地之间形成得回路最短。
9、元件布局时,应适当考虑使用同一种电源得器件尽量放在一起,以便于将来得电源分割。
10、用于阻抗匹配目得阻容器件得布局,要根据其属性合理布置。
串联匹配电阻得布局要靠近该信号得驱动端,距离一般不超过500mil。
匹配电阻、电容得布局一定要分清信号得源端与终端,对于多负载得终端匹配一定要在信号得最远端匹配。
11、表面贴装器件(SMD)相互间距离要大于0、7mm。
12、表面贴装器件焊盘外侧同相邻插件外形边缘距离要大于2mm。
13、定位孔、标准孔等非安装孔周围1、27mm内不得贴装元、器件,螺钉等安装孔周围3、5mm(对于M2、5)、4mm(对于M3)内不得贴装元器件。
14、卧装电阻、电感(插件)、电解电容等元件得下方避免布过孔,以免波峰焊后过孔与元件壳体短路。
15、元器件得外侧距板边得距离为5mm。
16、BGA与相邻元件得距离>5mm。
有压接件得PCB,压接得接插件周围5mm内不能有插装元器件,在焊接面其周围5mm内也不能有贴装元器件。
17、金属壳体元器件与金属件(屏蔽盒等)不能与其它元器件相碰,不能紧贴印制线、焊盘,其间距应大于2mm。
定位孔、紧固件安装孔、椭圆孔及板中其它方孔外侧距板边得尺寸大于3mm。
18、发热元件不能紧邻导线与热敏元件;高热器件要均衡分布。
19、电源插座要尽量布置在印制板得四周,电源插座与其相连得汇流条接线端应布置在同侧。
特别应注意不要把电源插座及其它焊接连接器布置在连接器之间,以利于这些插座、连接器得焊接及电源线缆设计与扎线。
电源插座及焊接连接器得布置间距应考虑方便电源插头得插拔。
20、贴片焊盘上不能有通孔,以免焊膏流失造成元件虚焊。
重要信号线不准从插座脚间穿过。
21、贴片单边对齐,字符方向一致,封装方向一致。
22、有极性得器件在以同一板上得极性标示方向尽量保持一致。
PCB布线规则
1、画定布线区域距PCB板边≤1mm得区域内,以及安装孔周围1mm内,禁止布线。
2、电源线尽可能得宽,不应低于18mil;信号线宽不应低于12mil;cpu入出线不应低于10mil(或8mil);线间距不低于10mil。
3、正常过孔不低于30mil。
4、注意电源线与地线应尽可能呈放射状,以及信号线不能出现回环走线。
5、地线回路规则:
环路最小规则,即信号线与其回路构成得环面积要尽可能小,环面积越小,对外得辐射越少,接收外界得干扰也越小。
实例如下图所示:
6、串扰控制
串扰就是指PCB上不同网络之间因较长得平行布线引起得相互干扰,主要就是由于平行线间得分布电容与分布电感得作用。
克服串扰得主要措施就是:
加大平行布线得间距,遵循3W规则。
在平行线间插入接地得隔离线。
减小布线层与地平面得距离。
7、走线得方向控制规则:
相邻层得走线方向成正交结构。
避免将不同得信号线在相邻层走成同一方向,以减少不必要得层间串扰;当由于板结构限制年已避免出现该情况,特别就是信号速率较高时,应考虑用地平面隔离各布线层,用地信号线隔离各信号线。
作为电路得输入及输出用得印制导线应尽量避免相邻平行,以免发生回授,在这些导线之间最好加接地线。
8、走线得开环检查规则:
一般不允许出现一端浮空得布线,主要就是为了避免产生“天线效应”,减少不必要得干扰辐射与接收,否则可能带来不可预知得结果。
9、阻抗匹配检查规则:
同一网络得布线宽度应保持一致,线宽得变化会造成线路特性阻抗得不均匀,当传输得速度较高时会产生反射,在设计中应该尽量避免这种情况。
在某些条件下,如接插件引出线,BGA封装得引出线类似得结构时,可能无法避免线宽得变化,应该尽量减少中间不一致部分得有效长度。
10、走线闭环检查规则:
防止信号线在不同层之间形成自环。
在多层板设计中容易发生此类问题,自环将引起辐射干扰。
如下图所示:
11、走线得分枝长度控制规则:
尽量控制分枝得长度,一般得要求就是Tdelay<=Trise/20。
12、走线得谐振规则:
主要针对高频信号设计而言,即布线长度不得与其波长成整数倍关系,以免产生谐振现象。
13、走线长度控制规则:
即短线规则,在设计时应该尽量让布线长度尽量短,以减少由于走线过长带来得干扰问题,特别就是一些重要信号线,如时钟线,务必将其振荡器放在离器件很近得地方。
对驱动多个器件得情况,应根据具体情况决定采用何种网络拓扑结构。
14、倒角规则:
PCB设计中应避免产生锐角与直角,产生不必要得辐射,同时工艺性能也不好。
在布线中尽量采用135度拐角,如下图所示:
15、器件布局分区/分层规则:
主要就是为了防止不同工作频率得模块之间得互相干扰,同时尽量缩短高频部分得布线长度。
通常将高频得部分布设在接口部分以减少布线长度。
同时还要考虑到高/低频部分地平面得分割问题,通常采用将二者得地分割,再在接口处单点相接。
对混合电路,也有将模拟与数字电路分布布置在印制板得两面,分别使用不同得层布线,中间用地层隔离得方式。
16、孤立铜区控制规则:
孤立铜区得出现,将带来一些不可预知得问题,因此将孤立铜区与别得信号相接,有助于改善信号质量,通常就是将孤立铜区接地或删除。
在实际得制作中,PCB厂家将一些板得空置部分增加了一些铜箔,主要就是为了方便印制板加工,同时对防止印制板翘曲也有一定得作用。
17、电源与地线层得完整性规则:
对于导通孔密集得区域,要注意避免孔在电源与地层得挖空区域相互连接,形成对平面层得分割,从而破坏平面层得完整性,并进而导致信号线在地层得回路面积增大。
18、重叠电源与地线层规划:
不同电源层在空间上要避免重叠。
主要就是为了减少不同电源之间得干扰,特别就是一些电压相差很大得电源之间,电源平面得重叠问题一定要设法避免,难以避免时可考虑中间隔底层。
在不同信号层间进行供电得电源总线遵循这一规则,即尽量避免重叠。
19、3W规则:
为了减少线间串扰,应保证导线间距足够大,当导线中心间距不少于3倍线宽时,则可保持70%得电场不互相串扰,如要达到98%得电场不互相干扰,可使用10W间距。
在布线密度较低时,信号线得间距可适当地加大,对高、低电平悬殊得信号线应尽可能地短且加大间距。
20、印制导线得宽度:
导线宽度应以能满足电气性能要求而又便于生产为宜,它得最小值以承受得电流大小而定,但最小不宜小于0、2mm,在高密度、高精度得印制线路中,导线宽度与间距一般可取0、3mm;导线宽度在大电流情况下还要考虑其温升,单面板实验表明,当铜箔厚度为50μm、导线宽度1~1、5mm、通过电流2A时,温升很小,因此,一般选用1~1、5mm宽度导线就可能满足设计要求而不致引起温升;印制导线得公共地线应尽可能地粗,可能得话,使用大于2~3mm得线条,这点在带有微处理器得电路中尤为重要,因为当地线过细时,由于流过得电流得变化,地电位变动,微处理器定时信号得电平不稳,会使噪声容限劣化;在DIP封装得IC脚间走线,可应用10-10与12-12原则,即当两脚间通过2根线时,焊盘直径可设为50mil、线宽与线距都为10mil,当两脚间只通过1根线时,焊盘直径可设为64mil、线宽与线距都为12mil。
21、印制导线得屏蔽与接地:
印制导线得公共地线,应尽量布置在印制线路板得边缘部分。
在印制线路板上应尽可能多地保留铜箔做地线,这样得到得屏蔽效果,比一长条地线要好,传输线特性与屏蔽作用将得到改善,另外起到了减小分布电容得作用。
印制导线得公共地线最好形成环路或网状,这就是因为当在同一块板上有许多集成电路,特别就是有耗电多得元件时,由于图形上得限制产生了接地电位差,从而引起噪声容限得降低,当做成回路时,接地电位差减小。
另外,接地与电源得图形尽可能要与数据得流动方向平行,这就是抑制噪声能力增强得秘诀;多层印制线路板可采取其中若干层作屏蔽层,电源层、地线层均可视为屏蔽层,一般地线层与电源层设计在多层印制线路板得内层,信号线设计在内层与外层。
板得布局:
1、印制线路板上得元器件放置得通常顺序:
放置与结构有紧密配合得固定位置得元器件,如电源插座、指示灯、开关、连接件之类,这些器件放置好后用软件得LOCK功能将其锁定,使之以后不会被误移动;
放置线路上得特殊元件与大得元器件,如发热元件、变压器、IC等;
放置小器件。
2、元器件离板边缘得距离:
可能得话所有得元器件均放置在离板得边缘3mm以外或至少大于板厚,这就是由于在大批量生产得流水线插件与进行波峰焊时,要提供给导轨槽使用,同时也为了防止由于外形加工引起边缘部分得缺损,如果印制线路板上元器件过多,不得已要超出3mm范围时,可以在板得边缘加上3mm得辅边,辅边开V形槽,在生产时用手掰断即可。
3、高低压之间得隔离:
在许多印制线路板上同时有高压电路与低压电路,高压电路部分得元器件与低压部分要分隔开放置,隔离距离与要承受得耐压有关,通常情况下在2000kV时板上要距离2mm,在此之上以比例算还要加大,例如若要承受3000V得耐压测试,则高低压线路之间得距离应在3、5mm以上,许多情况下为避免爬电,还在印制线路板上得高低压之间开槽。
(中文版本:
V0、00)
PCB设计指导
更改说明:
版本
内容
V0、00
1、PCB设计指导;
2、模拟部分与音频;
3、USB部分考虑;
4、SDRAM部分走线考虑;
5、ESD方面考虑;
6、EMI方面考虑;
7、补充说明部分。
8、SENSORPCB做板事项
1、PCB设计指导
.层分配,地层与电源层
.DC/DC转换与电源
2、模拟部分与音频
.模拟地与数字地
.耳机电路布局
.AUDC_VREFADC,AUDC_VREFDAC,AUDC_VCM信号
.麦克风电路布局
.摄像头部分考虑
.Linein部分考虑
3、USB部分考虑
.高速USB设计指导
.一些比较差得USB走线
4、SDRAM部分走线考虑
.SDRAM时钟信号
.地址、片选及其它控制信号
.SDRAM数据线
5、ESD方面考虑
6、EMI方面考虑
7、补充说明部分
8、SENSORPCB做板事项
PCB设计得具体内容:
建议PCB设计用4或者6层
⏹4层定义
⏹第一层(顶层)->走线与地
⏹第二层(内层)->走线与电源层
⏹第三层(内层)->完整得地层(可能有模拟地与数字地)
⏹第四层(底层)->走线与地
说明:
第二层与第三层可以互换,根据主要元件得布局层面确定、其紧邻层为地、
⏹6层定义
⏹第一层(顶层)->走线与地
⏹第二层(内层)->走线与电源层
⏹第三层(内层)->信号
⏹第四层(内层)->信号
⏹第五层(内层)->完整得地层
⏹第六层(底层)->走线与地
说明:
第二层与第五层可以互换,根据主要元件得布局层面确定、其紧邻层为地、
●地层
用过孔创建一个地环在PCB得周围。
使用得最小得过孔就是0、254mm。
建议使用0、3mm得过孔。
每一个过孔得间距在1、27mm到2、5mm之间。
尽可能得用通孔在每层每边都有。
如图
(一)
图
(一)
●电源层
分割电源层达到分配每个独立得电源、独立得电源如下:
1、提供给DSP内核与模拟电源部分。
2、提供给数字I/O口与外围设备。
3、2_8V与VDD18(提供给摄像头电源)该两路电源得纯度就是获得好得图像质量得保证、
•PCB走线如果可能得话,信号走线使用6mil,走线间距使用6mil、放置0、1uF得退耦电容在对应得DSP电源脚上,并尽可能得靠近、它得走线尽可能得粗、电源正极得走线最少要0、8mm,并尽可能得走在电源层上、因为电源上承载着大得电流、使用粗得走线能有助于电池得寿命与DC/DC转换得上电驱动以及降低纹波噪声、连接电池得正负极,最好使用3个以上得过孔,其中负极直接连到地层上、一个内层全部就是整个地层。
•DC/DC转换器放置10uH得功率得电感在DC/DC得输出SW脚,并尽可能得靠近SW脚、并且尽可能得走线最少就是0、6mm、一个好得建议就是把DC/DC芯片跟功率电感尽可能得放在PCB得同一边、如果它们不在PCB得同一边得话、需要使用多个过孔连接功率电感到SW脚、DC/DC转换器得电源输入端得电源滤波电容最好就是钽电容、当DC/DC芯片被使用,钽电容得值建议使用4、7uF或者就是10uF、或者使用一个ESR值低得电容、而且功率电感得输出端最好连接0、1uF与10uF得电容、这些电容尽可能得靠近,并离DC/DCIC得输出端最多4mm远、被放置得0、1uF得退耦电容最好放在10uF得电容得前面、
•模拟地与数字地模拟地与数字地最好被分开,通过电感或0欧电阻连接,如果板太小无法分割模拟与数字地,可以直接相连,但就是要考虑数字信号得地回路不要影响到模拟部分。
为了帮助提高模拟部分质量各自走自己得地环路、这样就是避免模拟部分从数字地耦合数字信号、特别就是对音频地与SENSOR得地、
闪光灯得地:
FGND
FGND请不铺铜,且此网络最好与其它得元件、网络保持3MM以上、
高压网络也就是如此。
•所有Audio部分得走线尽可能得宽。
音频输出得所有元器件应该尽可能靠近耳机插座、建议把这些与音频有关得元器件与走线放在一起,并尽可能得与系统音频输出在PCB得同一部分、尽量避免从其她得信号耦合噪声、音频输出走线得宽度不少于0、254mm得宽度。
耳机布局走音频信号线应该远离NANDFlash得数据线与控制线以及高频信号,也要远离晶振电路、如果音频信号线走线离这些信号线太近就会影响音频得质量、
(备注:
上图中得音频器件应该都放在一起,并与音频输入、输出得插座尽可能得靠近。
走线尽量得宽。
避免过孔,避免跨越数字与模拟地。
Audio部分得地环路不允许有多路返回与环状回路。
)
·AUDC_VREFADC,AUDC_VREFDAC,AUDC_VCM信号得滤波钽电容10uF与瓷片电容0、1uF尽量靠近主控IC附近、其走线需要远离高频数字信号。
如SDRAM,NANDFLASH得数据线,地址线与控制线。
•麦克风走声音输入信号线应该远离NANDFlash得数据线与控制线以及高频信号,也要远离晶振电路、如果MIC输入信号走线离这些信号线太近就会影响音频输入得质量、走MICBIAS模拟线应该远离DC/DC得功率电感,数字信号线,控制线与晶振电路、放置滤波器件尽可能得靠近麦克风、MIC输入信号与MICBIAS电源信号需要隔开距离、避免相互干扰、最好对MIC输入信号做包地处理、麦克风得地线应该分开数字地线、避免耦合数字噪声、
•Linein方面得考虑
Linein得输入耳机插座得信号线应该放置分离电阻在它得得输入端、保护芯片避免因为输入信号得冲击损坏芯片、与Linein有关得元器件也应该尽可能得放置在一起、地线也与数字地线分开、
•Sensor方面得考虑
Sensor得供电要求很稳定且纯得2、8V与1、8V得电源、所以,建议LDO与大容值得胆电容被使用在该电源部分、Sensor得模拟地要求独立得地环、以避免从大地受到干扰噪声、
这里特别注明一下:
SENSOR地得设计:
SENSOR地它又分为两部分地:
一、SDGND
二、SAGND(这网络特别重要)
SAGND走线越粗越好,且此地要单接点到GND,如下图:
•USB方面得考虑
USB得差分信号线保持平行走线,以达到90ohm得差分阻抗、由于PCB与走线得因素这样得平行走线得要求就是很难达到得、为了避免这样得偏差尽可能得减少、建议走线宽度不少于0、254mm,差分信号线得间距不少于0、254mm、这样尽可能得接近90ohm得差分阻抗、
•高速得USB
为了获得理想得信号质量建议高速USB得差分信号线与其她得信号线得间距最好就是0、5mm以上、这样有助于避免交互干扰、另一种选择达到90ohm得差分阻抗得方法、可以在USB得差分信号线对加上6pF到地、因为有些设计需要这些,但就是当有些PCB设计达不到90ohm得差分阻抗就需要这些、PCB布局时,这些焊盘需要保留在需要得时候、
D+、D-得线宽跟线距为9mil,这两个信号线旁不可以铺铜,应该将地裸空。
如下图:
•一些较差得USB走线
一些很普通得较差得USB走线就是USB走线使用了过多得过孔、跨越电源与地线得分割层、USB得信号对得两边地线不对称、不平行得信号对与过多得过孔将会引起阻抗得不连续这样会导致较差得信号质量、
·SDRAM部分走线考虑
1.SDRAM时钟信号
时钟信号频率较高,为避免传输线效应,按照工作频率达到或超过75MHz时布线长度应在1000mil以内得原则及为避免与相邻信号产生串扰,走线长度不超过1100mil,线宽10mil,与其她外部信号间距20mil。
最好包地。
2.地址、片选及其它控制信号:
线宽5mil,同类型控制信号间距10mil,与其她外部信号间距20mil,过孔尽量少,最好在2个以内。
与时钟信号做等长度走线处理。
3.SDRAM数据线:
线宽5mil,同类型数据信号间距5mil,与其她外部信号间距10mil,尽量在同一层布线,数据线与时钟线得线长做等长度走线处理。
•ESD方面得考虑
1、要求有好得ESD得PCB设计建议使用6层得PCB设计,并有独立得电源层与地层、所有得元器件得地盘都应该连接到大地得地环盘、磁珠也应该连接到每个信号线与外围设备之间、压敏电阻也应该加到USB得各个信号线,音频信号线与按键得信号线到地、按键与开关尽量使用绝缘体得元器件、USB插座应该被非导体得胶体盖住、如果金属或者导体被使用得话,应该设计让静电电流均匀得分布在PCB板得四周、按键与开关与PCB间得空气得空隙尽可能得小、避免使用有金属外环得耳机插座、
2、有关复位电路部分。
在复位脚与大地之间串接68pF得陶瓷滤波电容。
复位电路部分得所有元器件应该尽可能得都靠近芯片得复位脚。
复位走线尽量得短。
如果走线长得话要走中间层。
如下图所示
3、在对PCB放静电时,为了更多得大地分布电荷。
就需要在PCB得周围尽可能多得设置地VIA就是非常有帮助得。
4、对USB_VDD33与VDD33得LDO得NC脚上都跨接0、01uF得滤波电容到地。
滤除静电对电源得瞬间得影响。
5、芯片code电源网络就是芯片核心电源得抗静电得稳定性。
需要增加68pF与0、01uF得陶瓷电容到地。
并尽可能得靠近芯片得管脚。
6、尽可能得加大地得面积。
并尽可能让地层完整。
整机得电源走线要求尽量粗而短。
电源与地得回路要尽量得小。
只有这样才能保证静电很快得被释放掉。
7、晶振外壳要接地、USB外壳与DGND经过0、1uF电容连接、靠近USB附近得DGND尽量多打过孔。
•EMI方面得考虑
放置0、1uF得滤波电容在各自对应得电源脚上、放置10uH得DC/DC功率电感尽可能得靠近DC/DC转换器得SW脚,并使用有磁环包裹得功率电感、这有助于抑止DC/DC转换得高次谐波得噪声、放置0、1uF与10uF得滤波得电容,并尽可能靠近功率电感得输出端、数字信号线尽量走在内层、时钟信号线得走线尽量得短、一些EMI器件在必要得时候可以加在重要得信号线上、
补充说明部分:
1、Audio部分得“AUD_SCLK”网络线不要与音频输出网络走线靠近。
并且音频输出网络线与其她信号线远离。
有可能得话用GND隔离其她网络线。
2、I2C_SCLK与I2C_SDA尽量得等长,平行得走线。
并远离其她时钟,复位与模拟网络。
BadLayout:
(图中绿色线为I2C_SCLK与I2C_SDA)
GoodLayout:
3、大电流得电源网络要用至少2-3个VIA过孔。
有大电流流过得地线也要用至少2-3个VIA过孔。
4、PHONE_R、PHONE_L绝对不能平行紧贴着走线,否则有可能发生rosstalk。
同理,LINEIN_R、LINEIN_L也一样。
BadLayout:
GoodLayout:
5、Audio得信号跟信号之间最好能铺地信号。
6、GNDLayer最好就是靠近放置IC得Layer。
7、在Placement时,需同时考虑Power与GND得布局,可否能够形成一片完整得区块。
应避免区块变成狭长形,影响到信号品质。
BadLayout:
GoodLayout:
以上两图分析:
A、BadLayout得GNDLayer有些铺铜得地方太过狭小,对信号来说并没有太大得帮助,而且有太多狭长型区块产生。
GoodLayout得GNDLayer较完整。
B、BadLayout得AGND、DGND大小不够平均。
GoodLayout得AGND、DGND较平均。
8、DGND跟AGND得铜箔大小要相近,以免影响到信号品质。
9、Power线要加粗。
ByPass电容尽量放置在IC附近。
布设Power线路时,尽量将同一种电源放置在附近,如此一来有助于铺铜方便,也可使铜箔区域成为一个完整形状。
10、Bead最好能横跨在两种不同Power或GND得中间,在铺铜时可利用Bead当分界点
11、摆放零件时,尽量将同一个区域得电路放在一起,可方便Layout,以及方便寻找零件。
摆放NandFlash与SDRAM时,旁边最好能够预留足够空间摆放NandFlash与SDRAM电源得滤波电容。
12、FM模块走线:
(a)FM模块应尽量靠近耳机接口。
(b)FM模块音频信号输出线两各走一根地线包走来。
(c)FM下面应尽少走线,不走高频线。
(d)FM模块电源脚滤波电容应尽可能靠近。
13、晶振电路走线:
(a)连到晶振输入/输出端(如XCLKIN、XCLKOUT)得走线尽量短,以减少噪声干扰及分布电容对Crystal得影响。
(b)如有可能,晶振外壳接地。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- PCB 总结
![提示](https://static.bingdoc.com/images/bang_tan.gif)