河南城建学院带数字显示的挡音量控制器.docx
- 文档编号:12583456
- 上传时间:2023-06-06
- 格式:DOCX
- 页数:9
- 大小:79.84KB
河南城建学院带数字显示的挡音量控制器.docx
《河南城建学院带数字显示的挡音量控制器.docx》由会员分享,可在线阅读,更多相关《河南城建学院带数字显示的挡音量控制器.docx(9页珍藏版)》请在冰点文库上搜索。
河南城建学院带数字显示的挡音量控制器
一、设计目的
设计一个8挡音量控制器,使用两个按键对音量进行控制,并且设计的控制器达到设计要求,
二、设计要求
1、用两个按键控制音量,一个用于增加音量,一个用于减小音量;
2、音量控制分为8档,每按键一下,增加或减小一档;
3、音量增加(减小)到最大(最小)时,继续按音量增减开关无效,即音量被保持,不在继续增(减);
4、开机时自动恢复音量到最小状态;
5、数码管显示音量的大小值,并随着音量的变化即时改变;
三、总体设计
1、设计的总体原理框图如下
图①
2、设计的音量调节器有两个按键和一个开关,:
按“加音量”键能对输出音量进行增大,按“减音量”可以对输出音量进行减小,“开关机”音量调节器所在机器的开关机键,
加减音量按键给“音量调节开关”有次序的脉冲高电位,根据加减按键所给的脉冲信号,“音量调节开关”将输入信号翻译成二进制代码同时送给“译码器”和“音量数字显示器”。
“译码器”将送来的二进制代码经过编译送给“D/A转换器”,由“D/A转换器”将数字信号转化成模拟信号,再经过多模拟信号的放大实现音量的放大。
同时,“音量数字显示器”将从“音量调节开关”处送来的二进制代码经过编译在七段数码管上显示出与输入信号相对应的挡位。
从而实现了题目所要求的功能。
四、各部分电路设计
图②,音量调节开关
这个集成块是由两个芯片和若干门电路组成的,包括74LS192计数器和74HC85四位数值比较器组成,两个芯片的逻辑功能如下:
计数器74LS192
当清零端CR为高电平“1”时,计数器直接清零,CR置低电平则执行其他功能。
当CR为低电平,LD为高电平时,执行计数功能。
执行加计数时,减计数端CPD接高电平,计数脉冲由CPU输入;在计数脉冲上升沿进行8421码的十进制加法计数。
执行减法计数时,加计数端CPU接高电平,计数脉冲由减计数端CPD输入。
数值比较器74HC85
集成74HC85是4位数值比较器,输入端包括A3~A0与B3~B0,输出端为FA>B、FAB、IA
若最高位A=B,则再比较次高位A和B,依次类推。
显然,如果两数相等,那么,必须将比较进行到最低位才能得到结果。
若仅对4位数进行比较时,应对IA>B、IAB=IA
这个设计利用了计数器可逆加减计数的功能,在输入端给间歇的高电位脉冲(使用者想要加减音量时按一次加减音量键即是给出了一个高电位脉冲)使74LS192输出二进制编码0000~0111。
但我们的设计只需要0~7八个档位,所以必须在74LS192输出信号等于7时锁定输入信号,于是就用到了数值比较器74HC85,并给A设初值0111当74HC85输入的B值等于0111时74HC85在FA=B端送出一个高电位脉冲,因为SR锁存器真值表如下:
S
R
Q
Q非
锁存器转状态
0
0
1
1
0
1
0
1
不变
0
1
0
不变
1
0
0
保持
0
1
不确定
图③
所以结合非门和同或门可以实现的功能是:
当74LS192输出的值小于0111时输入由加按键的输入信号有效,当74LS192输入的值等于0111时,输入信号被锁定,加按键的输入信号无效,从而实现所要求功能,即加到最高档位的时候不能再增加音量。
每次开机时给CR一个高电位的脉冲信号,实现74LS192的清零,再有输入信号74LS192从零开始计数,从而完成要求的每次开机音量恢复到最小的功能。
74LS192在实现加减计数的时候有一个另外的要求就是:
执行加计数时,减计数端CPD接高电平,计数脉冲由CPU输入;在计数脉冲上升沿进行8421码的十进制加法计数。
执行减法计数时,加计数端CPU接高电平,计数脉冲由减计数端CPD输入。
所以在一个输入端输入高电平的时候必须把另一个输入端置高电平,而且在转换输入端的时候还要同时将自身的高电平电位取消,我们用两个SR锁存器来实现,连接方式如下
图④
这个图块实现的逻辑功能是在两个开关中选择一个输入脉冲信号,同时锁定另一个输入端为高电平,实现加减计数功能。
这个图块的真值表如下:
加音开关
减音开关
S1
R1
S2
R2
Q1
Q2
CPU
CPD
↑
×
1
0
0
1
1
0
↑
×
↑
×
1
0
0
1
1
0
↑
×
×
↑
0
1
1
0
0
1
×
↑
×
↑
0
1
1
0
0
1
×
↑
↑
×
1
0
0
1
1
0
↑
×
图⑤
整个图块实现的功能是:
当CPU作为脉冲输入时,CPD被置高电平,当从CPD输入脉冲时不但解除了自身的高电平而且同时将CPU端置高电平,实现74LS192加减计数所要求的条件,即CPU和CPD一个作为脉冲输入另一个置高电平。
2、
图⑥,74HC138,3-8译码器
74HC138的逻辑功能如下:
74HC138是3线—8线译码器,该译码器有3位二进制输入A2、A1、A0,它们共有8中状态的组合,即可译出8个输出信号Y0~Y7,输出为低电平有效。
74HC138主要是为了将74LS192的三位输出信号进行译码,在相应位上输出低电平,因为74HC138输出低电平有效,所以在每个输出端加一个非门使输出高电平使其能够打开转换器中的电子开关
图⑦,数字显示器
数字显示器使用了一个七段显示译码器7448N,和一个七段数码显示管。
7448N的主要功能如下:
七段显示译码器7448N
数字显示译码器是驱动显示器的核心部件,它可以将输入代码转换成相应的数字显示代码,并在数码管上显示出来。
图8-51所示为七段显示译码器7448的引脚图,输入A3、A2、A1和A0接收四位二进制码,输出a~g为高电平有效,可直接驱动共阴极显示器,三个辅助控制端、、,以增强器件的功能,扩大器件应用。
4、
图⑧D/A转换器
D/A转换器主要是为了将数字信号转换成模拟信号,以实现对信号的放大和数字控制。
五、设计的整体电路图:
设计的整体电路图见附图
六、设计总结:
一、设计过程中遇到三个主要问题:
1、我在对输入信号编码使其能实现在任意挡位上增减时遇到问题,开始考虑用两片寄存器,但实现起来太繁杂而且只能顺序由小到大增加档位,由大到小减小档位,不能实现任意档位上的加减。
与同学讨论过程中发现十进制计数器74LS192可以实现所要求的功能,于是使用74LS192来实现档位的控制。
2、但使用74LS192时又出现另一个问题,就是当执行记数功能的时候,CPU和CPD必须有一个作为脉冲的输入端另一个置高电平,我的解决方法是增加两个SR锁存器和两个或门,具体连接见图④,即当CPU作为脉冲输入时,CPD被置高电平,当从CPD输入脉冲时不但解除了自身的高电平而且同时将CPU端置高电平,实现CPU和CPD输入的条件,为下一步的输入作好了基础。
3、控制音量增加到最大不能再增加也遇到了问题,开始不知道如何实现,最后考虑到74LS192的输出是二进制代码0000~1001,我可以使用74HC85,使输出的二进制数与0111进行比较,当输入信号等于0111时即将CPU不能再有信号输入,即可使音量不再增加。
2、设计体会
经过这次设计感觉收获很大,不仅用最短的时间看懂了并掌握了以前不愿看没弄明白的元件,并且能运用元件组成一个系统使之能实现一定的功能,很有成就感。
不过很遗憾没有时间进行电路的仿真,希望以后有时间能把剩下的16道也设计一下,并进行仿真。
3、对设计的建议
我觉得第一次进行设计,学生掌握的芯片很有限,很多时间都浪费在为实现一个功能而利用门级元件进行设计,其实一个功能有很多现成的集成芯片能实现。
所以作为第一次设计,老师应该提供一个大的芯片库便于同学从中选择能实现所需功能的芯片直接使用。
而不必浪费时间在用门级电路设计实现某个功能的尝试上。
电子技术课程设计
专业:
自动化
题目:
带数字显示的8挡音量控制器
学生姓名:
学号:
指导教师:
徐安峰
河南城建学院
时间:
2011年06月20日~2011年06月23日
指导教师评语:
成绩:
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 河南 城建 学院 数字 显示 音量 控制器