我的数字钟.docx
- 文档编号:12886199
- 上传时间:2023-06-08
- 格式:DOCX
- 页数:12
- 大小:216.96KB
我的数字钟.docx
《我的数字钟.docx》由会员分享,可在线阅读,更多相关《我的数字钟.docx(12页珍藏版)》请在冰点文库上搜索。
我的数字钟
电子技术课程设计
电气与电子工程系自动化专业
题目:
数字钟
班号:
学号:
学生姓名:
指导教师:
时间:
2010年6月21日~2010年6月25日
指导教师评语:
成绩:
课程设计题目:
数字钟
一、设计目的
数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更更长的使用寿命,因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。
因此,设计与制做数字钟就是为了了解数字钟的原理,从而学会制作数字钟.而且通过数字钟的制作进一步的了解在制作中用到的各种中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时序电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.
设计任务和要求
㈠设计指标
⑴能显示23小时59分59秒,归0后重新开始;
⑵具有校时、校分、校秒功能;
⑶具有整点报时功能
㈡设计要求
⑴画出电路原理图;
⑵自行装配和调试,并能发现问题和解决问题。
⑶编写设计报告,写出设计与制作的全过程,附上有关资料和图纸,有心得体会。
二、原理电路设计
1.数字钟有五部分组成:
(1)振荡器和分频器。
其作用时产生秒信号;由振荡器产生的信号经分频得到。
(2)计数器。
有了时间标准秒信号后,根据60秒为1分,60分为1小时,24小时为1个计数周期完成计数。
(3)显示器。
其作用是将数—字中的计时状态直观清晰的反映出来。
(4)校时电路。
校正数字中的计时,消除误差。
(5)整点报时电路。
其作用是数字种显示整点时报时。
2.单元电路的设计
(1)振荡电路和分频电路的设计
振荡器主要用来产生时间标准信号,其频率的大小和稳定性直接影响数字钟的精度。
常用的振荡电路有RC串联文氏电桥电路、RC移相环振荡电路、石英晶体振荡电路、555定时器构成的振荡电路等。
晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号,可保证数字钟的走时准确及稳定。
不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
一般输出为方波的数字式晶体振荡器电路通常有两类,一类是用TTL门电路构成;另一类是通过CMOS非门构成的电路,本次设计采用了后一种。
如图(b)所示,由CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路,U2实现整形功能,将振荡器输出的近似于正弦波的波形转换为较理想的方波。
输出反馈电阻R1为非门提供偏置,使电路工作于放大区域,即非门的功能近似于一个高增益的反相放大器。
电容C1、C2与晶体构成一个谐振型网络,完成对振荡频率的控制功能,同时提供了一个180度相移,从而和非门构成一个正反馈网络,实现了振荡器的功能。
由于晶体具有较高的频率稳定性及准确性,从而保证了输出频率的稳定和准确。
图1晶体振荡器
(2)计数器电路的设计
计数器电路可分为秒计数器电路、分计数器电路和时计数器电路。
秒计数器电路和分计数器电路都是六十进制的计数电路,时计数器电路是二十四进制电路。
秒个位计数单元为10进制计数器,无需进制转换,只需将QA与CPB(下降沿有效)相连即可。
CPA(下降沿有效)与1HZ秒输入信号相连,QD可作为向上的进位信号与十位计数单元的CPA相连。
秒十位计数单元为6进制计数器,需要进制转换。
将10进制计数器转换为6进制计数器的电路连接方法如图3所示,其中QC可作为向上的进位信号与分个位的计数单元的CPA相连。
图2六十进制计时器电路图
分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同,只不过分个位计数单元的QD作为向上的进位信号应与分十位计数单元的CPA相连,分十位计数单元的QC作为向上的进位信号应与时个位计数单元的CPA相连。
时个位计数单元电路结构仍与秒或个位计数单元相同,但是要求,整个时计数单元应为24进制计数器,不是10的整数倍,因此需将个位和十位计数单元合并为一个整体才能进行24进制转换。
利用1片74HC390实现24进制计数功能的电路如图(3)所示。
二十四进制电路
图3二十四进制电路图
另外,图(d)所示电路中,尚余-2进制计数单元,正好可作为分频器2HZ输出信号转化为1HZ信号之用。
(3)校时电路的设计
在刚开机接通电源时,由于时,分为随机值,所以,数字钟应设有秒校正、分校正和时校正功能三级校时电路对计数器进行调整。
因此,应截断分个位和时个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中。
即为用COMS与或非门实现的时或分校时电路,In1端与低位的进位信号相连;In2端与校正信号相连,校正信号可直接取自分频器产生的1HZ或2HZ(不可太高或太低)信号;输出端则与分或时个位计时输入端相连。
当开关打向上时,因为校正信号和0相与的输出为0,而开关的另一端接高电平,正常输入信号可以顺利通过与或门,故校时电路处于正常计时状态;当开关打向下时,情况正好与上述相反,这时校时电路处于校时状态。
实际使用时,因为电路开关存在抖动问题,所以一般会接一个RS触发器构成开关消抖动电路,所以整个较时电路就如图(f)。
图4带有消抖电路的校正电路
(4)整点报时电路
电路应在整点前10秒钟内开始整点报时,即当时间在59分50秒到59分59秒期间时,发出报时电路报时控制信号。
当时间在59分50秒到59分59秒期间时,分十位、分个位和秒十位均保持不变,分别为5、9和5,因此可将分计数器十位的QC和QA、个位的QD和QA及秒计数器十位的QC和QA相与,从而产生报时控制信号。
报时电路可选74HC30来构成。
74HC30为8输入与非门。
图5整点报时器电路
三、元器件选择
晶体振荡器与分频器:
由晶体与2个30pF电容、1个4060、1个10兆的电阻组成,芯片3脚输出2Hz的方波信号
计时器于显示器:
六块74LS192N十进制计数DCD-HEX-DIG-GREEN四线数码管
其他:
74LS08J74LS00N74LS05D74LS51D
74LS192是同步十进制可逆计数器,它具有双时钟输入,并具有清除和置数等功能,其引脚排列及逻辑符号如下所示:
图674LS192的引脚排列及逻辑符号
(a)引脚排列(b)逻辑符号
图中:
为置数端,
为加计数端,
为减计数端,
为非同步进位输出端,
为非同步借位输出端,P0、P1、P2、P3为计数器输入端,
为清除端,Q0、Q1、Q2、Q3为数据输出端。
其功能表如下:
表1
输入
输出
MR
P3
P2
P1
P0
Q3
Q2
Q1
Q0
1
×
×
×
×
×
×
×
0
0
0
0
0
0
×
×
d
c
b
a
d
c
b
a
0
1
1
×
×
×
×
加计数
0
1
1
×
×
×
×
减计数
四、各功能块电路图
数字钟从原理上讲是一种典型的数字电路,可以由许多中小规模集成电路组成,所以可以分成许多独立的电路。
(一)六十进制计数器
图7六十进制电路仿真图
(二)二十四进制计数器
图8二十四进制电路仿真图
(三)整点报时电路
由74HC30D和蜂鸣器组成,当时间在59:
50到59:
59时蜂鸣报时
图9整点报时电路
(四)晶体振荡电路
由晶体与2个30pF电容、1个4060、一个10兆的电阻组成,芯片3脚输出2Hz的方波信号,电路如图
图10晶体振荡电路仿真图
(五)校时校分校秒电路
图11校时电路仿真图
(五)、整体电路及原理
数字钟从原理上讲是一种典型的数字电路,可以由许多中小规模集成电路组成,所以可以分成许多独立的电路。
数字钟电路一般可分为振荡发生器,分频器,计时电路,显示电路,校时电路,整点报时电路。
其工作原理为:
晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号,经过15级二分频器分频后产生频率为1Hz的振荡信号作为秒信号,将产生的秒信号加到秒计时器上,六十秒后从秒计时器上产生一个进位信号并加到分计时器上,依此类推,到23时59分59秒时完成一个循环,数字钟归零并重新计时。
在刚开机接通电源时,由于时,分为随机值,所以,数字钟应设有秒校正、分校正和时校正功能三级校时电路对计数器进行调整。
秒校时电路串联在信号发生器和秒计时器中间,需要校秒时,先截断秒个位直接计数通路,然后将校时信号加在秒计时电路上,这样就完成了校秒操作。
校时和校分和校秒一样,只是校分、校时电路分别串联在秒计时与分计时电路之间和分计时与时计时电路之间。
整点报时是当时间在59分50秒到59分59秒期间时,发出报时电路报时控制信号。
当时间在59分50秒到59分59秒期间时,分十位、分个位和秒十位均保持不变,分别为5、9和5,所以可以从分十位、分个位和秒十位上引出触发信号,当分十位、分个位和秒十位分别为5、9和5时,产生一个触发信号,将触发信号加到报时电路中,接通扬声器发出报时声音。
整体电路如图
图12电路总图
六、总结
(1)实验过程中遇到的问题及解决方法
时间计数电路
时间计数电路的连接与测试在连接晶振的过程中,晶振无法起振.在排除线与芯片的接触不良问题后重新对照电路图,发现是由于12脚未接地所至.校正电路在连接校正电路的过程中,出现时和分都能正常校正时,但秒却受到影响,特别时一较分钟的时候秒乱跳,而不校时的时候,秒从40跳到59,然后又跳回40,分和秒之间无进位,电路在时,分,秒进位过程中能正常显示,故可排除芯片和连线的接触不良的问题.经检查,校正电路的连线没有错误,后用万用表的直流电压档带电检测秒十位的QA,QB,QC和QD脚,发现QA脚时有电压时而无电压,再检测分和分到时的进位端,发现是由于秒到分的进位未拔掉所至。
(2)设计体会:
通过这次设计,我对数字电路设计中的逻辑关系等有了更进一步的了解,对以前学的数字电路又有了新的认识,温习了以前学的知识,就像人们常说的温故而知新嘛,但在设计的过程中,遇到了很多的问题:
比如一些不了解的芯片的使用,还有一些软件的使用,以及电路设计时出现的意想不到的错误,通过对这些困难的克服,真的学到了很多以前没学到的知识,通过一些资料又重新的温习了一下数字电路部分的内容。
七、参考文献
1、电子电路实验及仿真(清华大学出版社)
2、电子技术——原理、制作、实验(科学出版社)
3、数字电子技术(第五版清华大学电子学教研组编)
4、电子技术实验(电子工业大学出版社)
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字