一个至GHz的CMOS多工超宽带频率综合器.docx
- 文档编号:12930462
- 上传时间:2023-06-09
- 格式:DOCX
- 页数:18
- 大小:1,022.25KB
一个至GHz的CMOS多工超宽带频率综合器.docx
《一个至GHz的CMOS多工超宽带频率综合器.docx》由会员分享,可在线阅读,更多相关《一个至GHz的CMOS多工超宽带频率综合器.docx(18页珍藏版)》请在冰点文库上搜索。
一个至GHz的CMOS多工超宽带频率综合器
标题:
一个6至9GHz的CMOS多工超宽带频率综合器
摘要:
一个超宽带频率综合器被设计用来在小于3ns的转换时间内产生在6至9GHz的之间的5个分立的载波频率。
它包含两个锁相环、一个改进了的宽频带的单边混频器、一个2选1的高线性多路选择器、一个正交压控振荡器,且应用了一些电路布局的技巧.这种综合器可以使用0。
18um的CMOS加工工艺进行加工,工作在1.5-1。
8V的电压和40mA的电流条件下。
在10MHz的相偏下,测得的相位噪声为—128dBc/Hz,且在7.656GHz的频率下,边带衰减为-22dBc。
关键字:
6—9GHz;频率综合器;锁相环;多频带频分复用;超宽带;CMOS
1、引文
超宽带技术主要用于实现传输距离小于10m的小范围高速率的无限通讯和速率高于480Mb/s的私人局域网数据传输。
从2002年美国联邦通讯协会批准了光谱能量密度高达41。
3dBm/MHz的7。
5GHz带宽频率(3。
1——10.6GHz)的使用开始,到现在,世界上一些主要国家都已经通过他们自己的超宽带频率规范.
多工超宽带标准由WiMedia联盟提出,其将3。
1——10.6GHz的频带分成14个528MHz宽的子带,并使用跳频技术实现信号传输。
这些频率带又被分为6组,每一个都包含2或3个相邻的频带。
比较世界范围内超宽带频率的规范,结合中国自身特色的频谱规划,我们发现选择6——9GHz的超宽带频率带来覆盖多工超快带组3和组6是将会是在用途和成本上的一个更好的折衷。
为了满足跳频时间的严格限制,各种基于单边带频率混合的综合器的概念近年来不断被提出。
然而,这些架构的实现要么是通过14个频率点来覆盖3。
1——10。
6GHz的整个频带,要么是通过3个频率点来覆盖3。
1-—4。
5GHz的带组1或9个频点来覆盖3.1-—8.5GHz的带组1、2、3.而在6——9GHz的频带内,以上提到的综合器都有特异性不足、频率覆盖太宽导致的能量浪费、或者频率覆盖过窄使得不能充分利用6——9GHz的5个频点进而减弱了通信能力的缺点。
为了解决以上的种种问题,这篇论文阐述了一个基于单边带混频器的5频带CMOSI/Q频率综合器的架构,它具有高度通用性和谱纯度、较低实现复杂度、低成本低功耗的特点。
这种综合器使用两个锁相环,产生6600MHz、7128MHz、7656MHz、8184MHz、8712MHz具有很好边带抑制效果的载波,而且它的交换时间小于3ns。
在合适的频率设计下,锁相环的反馈路径中只需要几个2分频的分频器,所以在相位控制上更简单,而且可以在单边混频的分频链中去除相位正交的多次谐波。
2、架构
超宽带多工频分复用收发器中的综合器的一个频带转换时间要求在ns级别,在噪声、旁带和能耗的限制下,这是个很大的难题。
由于需要的稳定时间长,传统基于锁相环的综合器都不能实现快速的频带跳转。
而这篇文章中用双循环实现的单边带混频器却能实现这个频带快速跳转的性质。
图1显示了所提到的这个综合器的结构。
这个综合器只需要一个单边带混频器、一个多路选择器和两个锁相环就可以在小于3ns的转换时间内产生分立与6——9GHz的5个组3和组6频带。
这个过程的原理如下:
锁相环1产生固定频率为7656MHz的正交波,锁相环2产生固定频率为4224MHz的波.三态分频器前的频率选择开关(即多路选择器)选择2112MHz和1056MHz的信号用以频率的相加和想减,这可以由两个阶段的静态2分频器在4224MHz锁相环的反馈下实现。
置于单边混频器一个输入端前端的后续可编程三态分频器提供直流或者与不同正交相角的528MHz和1056MHz的离散信号,从而让单边带混频器产生5种综合频率。
在使用正交单边混频器与
或
或直流的信号正交混频之后,7—-11号带组的正交频率也就产生了。
这个基带组可以用以下公式来表示:
锁相环1工作于7656MHz,在LC压控振荡器的协同下产生正交相位的波信号。
锁相环2有一个4224MHz的振荡器,其输出信号传到2阶段的静态2分频器,进而产生2112MHz和1056MHz的正交信号。
同时这两个锁相环都使用66MHz的外同步信号。
为了在降低信号路由复杂度的同时实现宽带运行,这5个频带由输入为7656MHz的正交载波、528MHz的正交载波、1056MHz的正交载波和直流载波的正交单边混频器直接产生。
在这个构架中的一个主要的技术问题是由像分频器和单边混频器这样的非线性部分产生的多余的谐波。
其宽频带的特性决定了其严格的边带抑制的要求.由于只使用了一个单边混频器,所以由信号路径失配和混频器自身造成的的不理想的效果可以很大程度上降低.除此之外,与之前的项目相比,因为它用了更少的分频器混频器等非线性器件,这个设计可以在保证预定的频率设计的同时实现很好的带内激发抑制和降低直流功率的消耗。
3、压控振荡器和正交压控振荡器
这个综合器包括了两个锁相环需要用到的两个振荡器。
正如图2中所示,其中4GHz的压控振荡器时用了常用的LC型振荡器的拓扑结构来表示,而7GHz的正交压控振荡器则用了一对底部联系修饰过了的LC振荡器结构来表示。
这些LC型的压控振荡器包含了一个复杂的交叉耦合的NMOS/PMOS对,其由不同的绕组、累积型的NMOS变容二级管和常见的粗调电容阵列组成,用以产生负的电导和LC阻抗.而为了实现压控振荡器的调谐,在基于加权二进制结构的可变电容阵列中使用的粗调电容阵列是由金属注射成型的电容和开关构成的。
通过切换开关,这个加权二进制电容器阵列可以实现在LC谐振器内的加入和移出.
装置大小已经为实现在相位噪声、相位精度和振幅不平衡等方面的最佳性能做过了优化,特别是正交压控振荡器中使用到的耦合晶体管和开关对。
两个振荡器都使用了补偿电导来改善相位噪声和功耗方面的性能。
因此,当调节电压在0.2——1.6V之内变化时,第一个压控振荡器的频率可以在3。
7-—4.9GHz间变化,同时只需1.8V和7mA(包括缓冲端口)的供电,且在1MHz的频偏内只产生-118dBc/Hz的相位噪声.与此同时,另一个正交压控振荡器覆盖了6。
75-—8.67GHz的频率范围,只需要20mA(包括缓冲端口)的供电,在1MHz的频偏内只产生-114dBc/Hz的相位噪声。
其超过25%的调节范围主要是由通过数字化控制的用以补偿两个压控振荡器在温度和工作过程中可能发生变化的量带所来的波动的MOS电容来实现的。
3。
2、复用器
用到的复用器的电路原理图如图3所示.这个复用器的作用是从两个频率中一次选出一个来反馈到后续的三态分频器。
它的实现基于共用同一个负载电阻的差分对.他们的激活和无效是通过一个时钟信号控制尾电流的流通和截止来实现的。
当需要的频带被选中时,与其匹配的电流源开始工作,频率误差信号将从锁相环送至正交转换对.从转换信号到复用器的反相隔离会被提高。
当另一个频带被选中时,其匹配的电流源也会被激活,但此时只有只有直流偏执的电流会被送至正交转换开关。
复用器还必须有很快的转换速度和很好的隔离度。
由于两个输入端有很强信号一直存在,所以为了防止两个信号在后续模块中混合把它们隔离开来非常必要.而输入端虚拟差分对的使用正是在不消耗额外功率的同时实现提高这两个端口的隔离度和电路的线性性的作用。
除了提供选择频率的作用,这些端口还能加强信号的的强度。
而两个电流源必须非常匹配。
因为没有电流流过,R2——R5的这几个电阻没有直流偏执的需要。
如图4所示,这个复用器的激活转换时间小于3ns,远小于要求的9。
47ns。
如图5的仿真结果所示,这个复用器采用了耦合相消的技术,还可以提供高达47dBc的边带抑制性能。
3。
3、单边带混频器
图6显示了这个单边带混频器的实现的核心,其融合了LC型带通负载和元退化技术来抑制边带。
由于混频器的非线性产生的谐波可能在整个系统中不断放大,并与其他频率再产生更多的噪声频率,为了让这些多余的边带和尖峰达到更大程度上的衰减,在这个单边带滤波器中还使用了LC可调阻抗作为负载来实现滤波。
除了电容可变的LC振荡器,还需要3GHz的频率带宽,而且这个频带还应具有充分的选择性以降低边带的水平.常用的分流串峰技术可以实现一个较宽和平稳的响应,但缺少足够的电压增益和选择性。
因为低频性能不高,单个的电容可变型LC振荡混频器增益和选择性都很低。
为了解决这个问题,5个可编程编组又能实现平稳且足够电压增益的LC振荡器被加入其中。
谐振腔的中心频率可以通过电容组转换和频率综合器改变频带来实现。
而频带选择性是通过在谐振器中增加电容阵列以改变其谐振频率来实现的。
如图7所示,在预仿真中,通过调整开关的闭合和打开,可以实现分立于7。
4-—9.2GHz的5个频带,每个频带有超过500MHz带宽.
为了提高线性性,混频器在LO端口上使用了源衰落技术。
而且,通过在差分负载上并联一个负gm的交叉耦合对以实现输出信号的提纯,谐振器的品质因数也有了提高。
交叉耦合实现了两级正反馈的放大。
从而,使得差分电阻变成了负值。
而这个负电阻很容易通过电流来控制.由于所有元件相同抵消了电路中的交流电流,使得差分电抗变得很大(如果完全匹配,则电抗为无穷大)。
选取合适的此负gm的交叉耦合对的跨导可以防止这个Q值提高的电路发生振动,从而进一步实现了输出信号纯度和高品质因数导致转换时间变差之间折衷的优化。
图8中仿真结果表明了这个电路结构有很好的尖峰抑制性能,超过了52dB。
因为RF信号和LO三次谐波的混频,实际上最高的尖峰出现在
处.
正交单边带混频器工作时的输入为正交信号以实现频率加减不会产生镜频信号.与移相器只能工作于窄带信号不同,静态分频器可以实现在更大频率范围内产生正交输出信号.这个分频器由两个相反的路由参数联合而成。
此外,直流信号也可以融入分频器,这样的结果将会使三态分频器如文献6中描述的那样.528和1056MHz信号的反相是将输入三态分频器的I和Q信号中的一个反相来实现的.
3。
4、布局考虑
芯片布局时需要很多特殊的考虑。
大信号块、小信号块、数字信号块需要小心地分开。
连个压控振荡器也要尽可能的分开以防止产生谐波。
在块与块之间,特别是数字和RF部分之间,要用两个防护圈使其耦合噪声最小。
压控振荡器和低通滤波器之间的控制线要被接地金属保护.对称电感要用来减小模片区。
要使用对称布局来使信号间的相位和增益失配最小化.所有的供电源是片上去耦过的,仿真结果显示芯片供电源带来的噪声将会有50dB的衰减
。
4、实验结果
这个超宽带频率综合器的实验原型是用0.18um的CMOS技术完成的。
它为6600MHz、7128MHz、7656MHz、8184MHz和8712MHz的5个频带载波提供正交信号。
其片上显微图如图9所示.这块芯片工作于1.5——1.8V的单电源供电,消耗40mA的电流。
这块芯片被装在FR4PCB和AgilentN9020AMXA分析仪AgilentDSA9134A数字分析仪来检测芯片参数。
单边带混频器的输出阻抗已经被测出。
如图10所示,测量的中心频率可以比预期偏移的更多,从7。
0——9.0GHz其输出阻抗在因变量改变时输出阻抗基本不变。
图11为测得的当调节电压从0变化至1.8V时,7GHz正交压控振荡器在6.95——8.73GHz范围(22。
7%)内变化的谐振曲线的,和4GHz压控振荡器在3.75——4。
95GHz范围(27.6%)内变化的谐振曲线。
图12显示了7656MHz载波在1MHz偏移时测得的相位噪声大约为—109.6dBc/Hz,而在10MHz偏移时降至128dBc/Hz。
鉴于我们的AgilentN5182AMXG信号发生器在66MHz外同步时最好的带内噪声可以限于-110dBc/Hz附近,好的带内噪声可以用更好的晶振或者更好的信号发生器作外同步来实现。
实验结果中也存在一些缺陷。
首先,由于所需信号的衰减和多余信号衰减度降低造成了LC谐振频率偏移偏高。
其次是单边带混频器缓冲器增益的降低,而这是由于测试时源匹配结构的负增益和使用外偏置电源作为源边负载时导纳难以有效匹配造成的.此外,由于锁相环到单边带混频器的信号泄露,谱纯度也没有我们预设的那么好。
而且PCB串扰也影响着频率综合器板级测试时的性能。
这个问题在以后的布局设计和耦合模型的研究中将被重点关注。
由于存在以上的缺陷,谐波边带比预期有一定程度上的降低,图13描绘的一个测试结果显示,在频带7的综合时的毛刺约为-22dBc。
图14和15所示的另外两个测试结果都没有预期的好。
载波频率发生器的快速跳转性能是用40—Gsa/s的数字化示波器(DSA9134A)测试的,结果如图16所示。
从图16中可以看出,信号从频带8到频带9的跳转恢复时间是在3ns之内,其他频带之间的转换都非常相似。
然而,鉴于上文中提到的边带衰减不足的原因,转换并没有像图4描绘的仿真图那样清晰。
如果忽略由像PCB边界和封装结合线等寄生因素造成的延时,实际的内部跳转时间会更小。
用到的本地信号发生器性能和参数总结见表1。
表1表明,这个综合器可以在使用最少的电感,也即电路规模最小的同时,产生6——9GHz的5个正交频带。
5、总结
本文讨论了为超宽带应用而设计的快速跳转综合器.这个综合器使用0.18umCMOS技术加工而成,包含了两个锁相环和一个复用器,其在6--9GHz超宽带快速跳转和高纯度方面展现了优异的性能.芯片可以在3ns的转换时间内提供6600MHz、7128MHz、7656MHz、8184MHz和8712MHz的正交信号。
芯片工作在1。
5——1。
8V电压下,并消耗小于40mA的电流.测得的其边带抑制约为—22dBc,同时,相位噪声在7。
656GHz为中心10MHz的偏移下为-128dBc/Hz.
参考文献:
[1]http:
//www。
wimedia.org/en/resources/worldwide_regulatory.asp
[2]MultibandOFDMphysicallayerspecification,Version1.2.WiMediaAlliance,February22,2007
[3]LiangCF,LiuS,ChenYH,etal。
A14-bandfrequencysynthesizerforMB-OFDMUWBapplication。
IEEESolid-StateCircuitsConference,2006:
428
[4]RemcoCH,vandeBeek,LeenaertsDMW,etal。
Afast-hoppingsingle—PLL3—bandMB—OFDMUWBsynthesizer.IEEEJSolid—StateCircuits,2006,41(7):
1522
[5]ZhengH,LuongHC.A1。
5V3。
1GHz—8GHzCMOSsynthesizerfor9—bandMB—OFDMUWBtransceivers。
IEEEJSolid-StateCircuits,2007,42(6):
1250
[6]LeeJ,ChiuDW.A7-band3—8GHzfrequencysynthesizerwith1nsband-switchingtimein0.18—3mCMOStechnology.IEEESolid—StateCircuitsConference,2005:
204
[7]LeenaertsD,vandeBeekR,vanderWeideG,etal。
ASiGeBi—CMOS1nsfasthoppingfrequencysynthesizerforUWBradio.IEEESolid-StateCircuitsConference,2005:
202
[8]LeeJ。
A3—to—8—GHzfast-hoppingfrequencysynthesizerin0。
18—3mCMOStechnology.IEEEJSolid-StateCircuits,2006,41(3):
566
[9]LuTY,ChenWZ。
A3-to—10GHz14—bandCMOSfrequencysynthesizerwithspursreductionforMB-OFDMUWBsystem.IEEESolid—StateCircuitsConference,2008:
126
[10]AndreaniP.A2GHz,17%tuningrangequadratureCMOSVCOwithhighfigure-of—meritand0.60°Phaseerror.EuropeanSolid—StateCircuitConferenee,2002:
815
[11]ZhangY,LiuP,HeoD,etal.Alow—phase-noiseLCQVCObottom—seriescouplingandcapacitortapping。
IEEEInternationalSymposiumonCircuitsandSystems,2008:
1000
[12]ChenPufeng,LiZhiqiang,HuangShuilong,etal。
A3GHzlow-powerandlow—phase-noiseLCVCOwithaself—biasingcurrentsource。
JournalofSemiconductors,2008,29(11):
2106
[13]ZhangJian,LiZhiqiang,ChenLiqiang,etal。
Ahighpurityinteger-Nfrequencysynthesizerin0。
353mSiGeBiCMOS.JournalofSemiconductors,2008,29(4):
655
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 一个 GHz CMOS 多工超 宽带 频率 综合