FPGA设计的秒表设计实验报告完整优秀版.docx
- 文档编号:13031239
- 上传时间:2023-06-10
- 格式:DOCX
- 页数:21
- 大小:1.30MB
FPGA设计的秒表设计实验报告完整优秀版.docx
《FPGA设计的秒表设计实验报告完整优秀版.docx》由会员分享,可在线阅读,更多相关《FPGA设计的秒表设计实验报告完整优秀版.docx(21页珍藏版)》请在冰点文库上搜索。
FPGA设计的秒表设计实验报告完整优秀版
《FPGA原理及应用》
实验报告书
(7)
题目
秒表设计
学院
专业
姓名
学号
指导教师
2021年10-12月
一、实验目的
掌握小型电路系统的FPGA设计法。
二、实验内容
用文本法结合原理图的方法设计一个秒表,并在实验箱上进行验证。
秒表基本功能要求如下:
(1)要求设置复位开关。
当按下复位开关时,秒表清零并做好计时准备。
在任何情况下只要按下复位开关,秒表都要无条件地进行复位操作,即使是在计时过程中也要无条件地进行清零操作。
(2)要求设置启/停开关。
当按下启/停开关后,将启动秒表并开始计时,当再按一下启/停开关时,将终止秒表的计时操作。
(3)要求计时精确度大于0.01秒。
要求设计的计时器能够显示分(2位)、秒(2位)、0.1秒(1位)的时间。
(4)要求秒表的最长计时时间为1小时。
要求外部时钟频率尽量高,分频后再给秒表电路使用。
三、实验条件
1、开发软件:
QuartusⅡ
2、实验设备:
KX_DN8EDS实验开发系统
3、拟用芯片:
EP3C55F484C8
四、实验设计
1、六进制计数器
仿真波形
2、十进制计数器
3、分频计
4、七段数码管译码器
5、100进制原理图
6、60进制原理图
7、秒表原理图
8、管脚锁定
新建好工程文件,芯片选择CycloneⅢ下面的EP3C55F484C8系列。
然后锁定引脚:
选择Assignments→AssignmentsEditor命令。
9、编译文件下载
将编译产生的SOF格式配置文件下载进FPGA中。
10、FPGA实验箱接线
在KX-EDA40A++实验箱上进行连线,分配J4,J5的引脚,输入CLK(PIN_接到时钟信号,输入的EN,RST接到电平开关L1,L2。
五、实验总结
经过本次实验,我对QuartusⅡ的使用认识更加深刻,对FPGA技术有了更深层次的认识,有助于我对以后的电子电路设计有极大帮助。
洛阳理工学院实验报告
系部
计算机系
班级
B140502
学号
B14050226
姓名
韩亚辉
课程名称
单片机原理及应用
实验日期
2021/6/1
实验名称
直流数字电压表设计
成绩
实验目的:
掌握LED动态显示和A/D转换接口设计方法。
实验条件:
装有KeiluVision3编译软件和ISIS7Professional仿真软件的电脑。
一、实验要求:
(1)数码管动态显示编程;
(2)A/D转换查询法编程;
(3)考察延时量对动态显示效果的影响。
二、实验步骤:
(1)提前阅读与实验7相关的阅读材料;
(2)参照实验原理图,在ISIS中完成电路原理图的绘制;
(3)采用uVision3进行C51动态显示和A/D转换的编程及调试;
三、运行结果:
仿真运行截图如下图所示:
四、实验程序代码:
#include
sbit_clk=P2^4;
sbitALE=P2^5;
sbit_st=P2^5;//定义AD启动位,_st
sbit_eoc=P2^6;//定义AD结束位,_eoc
sbit_oe=P2^7;//定义AD使能位,_oe
sbitled0=P2^3;//定义数码管最低位,led0
sbitled1=P2^2;//定义数码管第二位,led1
sbitled2=P2^1;//定义数码管第三位,led2
unsignedcharad_result=0;//定义AD转换结果变量,ad_result
unsignedchartable[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f};//定义十进制显示字模数组,table[]
voiddelay(unsignedinttime)//延时函数
{
unsignedintj=0;
for(;time>0;time--)
for(j=0;j<125;j++);
}
voiddisp(void)//显示函数
{
led2=0;//第三位位码清0
P0=table[ad_result/100];//输出第三位的字模
delay(10);//延时10ms
led2=1;//第三位位码置1
led1=0;//第二位位码清0
P0=table[(ad_result/10)%10];//输出第二位的字模
delay(10);//延时10ms
led1=1;//第二位位码置1
led0=0;//最低位位码清0
P0=table[ad_result%10];//输出最低位的字模
delay(10);//延时10ms
led0=1;//最低位位码置1
}
voidmain(void)
{
TMOD=0x02;
TH0=206;
TL0=206;
TR0=1;
EA=1;
ET0=1;
ALE=0;
ALE=1;
while
(1)
{
_st=0;_st=1;_st=0;//模拟启动时序,发出启动AD转换脉冲
while(!
_eoc);//查询EOC标志,若EOC=0,原地等待
_oe=1;//若EOC=1,使能OE置1
ad_result=P1;//读取AD转换结果
_oe=0;//使能OE置0
disp();//动态显示函数调用
}
}
voidTimer0_INT()interrupt1
{
_clk=!
_clk;
}
实验总结:
这次实验中间遇到了一些困难,刚开始无法程序无法运行,自己没有找到错误,后来通过向同学请教才找到了错误。
之后在里边加入了中断才能顺利仿真。
通过这次实验自己对于单片机的了解更加深了一步,同时也了解到了自己的短处,感觉收获很大。
课程设计
——基于51数字电压表设计
物理与电子信息学院
电子信息工程
1、课程设计要求
使用单片机AT89C52和ADC0832设计一个数字电压表,能够测量0-5V之间的直流电压值,两位数码显示。
在单片机的作用下,能监测两路的输入电压值,用8位串行A/D转换器,8位分辨率,逐次逼近型,基准电压为5V;能用两位LED进行轮流显示或单路选择显示,显示精度0.1伏。
2、硬件单元电路设计
AT89S52单片机简介
AT89S52是一个低功耗,高性能CMOS8位单片机,片内含8kBytesISP(In-systemprogrammable)的可反复擦写1000次的Flash只读程序存储器,器件采用ATMEL公司的高密度、非易失性存储技术制造,兼容标准MCS-51指令系统及80C51引脚结构,芯片内集成了通用8位中央处理器和ISPFlash存储单元,功能强大的微型计算机的AT89S52可为许多嵌入式控制应用系统提供高性价比的解决方案。
AT89S52具有如下特点:
40个引脚,8kBytesFlash片内程序存储器,256bytes的随机存取数据存储器(RAM),32个外部双向输入/输出(I/O)口,5个中断优先级,2层中断嵌套中断,2个16位可编程定时计数器,2个全双工串行通信口,看门狗(WDT)电路,片内时钟振荡器。
ADC0832模数转换器简介
ADC0832是美国国家半导体公司生产的一种8位分辨率、双通道A/D转换芯片。
由于它体积小,兼容性强,性价比高而深受单片机爱好者及企业欢迎,其目前已经有很高的普及率。
学习并使用ADC0832可是使我们了解A/D转换器的原理,有助于我们单片机技术水平的提高。
图1
芯片接口说明:
·CS_片选使能,低电平芯片使能。
·CH0模拟输入通道0,或作为IN+/-使用。
·CH1模拟输入通道1,或作为IN+/-使用。
·GND芯片参考0电位(地)。
·DI数据信号输入,选择通道控制。
·DO数据信号输出,转换数据输出。
·CLK芯片时钟输入。
·Vcc/REF电源输入及参考电压输入(复用)。
单片机对ADC0832的控制原理:
正常情况下ADC0832与单片机的接口应为4条数据线,分别是CS、CLK、DO、DI。
但由于DO端与DI端在通信时并未同时有效并与单片机的接口是双向的,所以电路设计时可以将DO和DI并联在一根数据线上使用。
当ADC0832未工作时其CS输入端应为高电平,此时芯片禁用,CLK和DO/DI的电平可任意。
当要进行A/D转换时,须先将CS使能端置于低电平并且保持低电平直到转换完全结束。
此时芯片开始转换工作,同时由处理器向芯片时钟输入端CLK输入时钟脉冲,DO/DI端则使用DI端输入通道功能选择的数据信号。
在第1个时钟脉冲的下沉之前DI端必须是高电平,表示启始信号。
在第2、3个脉冲下沉之前DI端应输入2位数据用于选择通道功能。
当此2位数据为“1”、“0”时,只对CH0进行单通道转换。
当2位数据为“1”、“1”时,只对CH1进行单通道转换。
当2位数据为“0”、“0”时,将CH0作为正输入端IN+,CH1作为负输入端IN-进行输入。
当2位数据为“0”、“1”时,将CH0作为负输入端IN-,CH1作为正输入端IN+进行输入。
到第3个脉冲的下沉之后DI端的输入电平就失去输入作用,此后DO/DI端则开始利用数据输出DO进行转换数据的读取。
从第4个脉冲下沉开始由DO端输出转换数据最高位DATA7,随后每一个脉冲下沉DO端输出下一位数据。
直到第11个脉冲时发出最低位数据DATA0,一个字节的数据输出完成。
也正是从此位开始输出下一个相反字节的数据,即从第11个字节的下沉输出DATD0。
随后输出8位数据,到第19个脉冲时数据输出完成,也标志着一次A/D转换的结束。
最后将CS置高电平禁用芯片,直接将转换后的数据进行处理就可以了。
ADC0832时序图:
图二
数字电压表设计的结构框图和原理图
图3结构框图
图4电路原理图
硬件电路实物图
图7硬件实物图
器件清单
表1器件清单
所用器件名称
型号及大小
个数
单片机开发板
AT89S52
一个
滑动变阻器
10K
两个
A\D转换器
ADC0832
一个
LED
共阳
两个
跳线插口
--
若干
跳线
--
若干
3.软件单元电路设计
数据处理子程序主要根据标度变换公式1-1,把0~255十进制数转换为0.0V~5.0V。
主程序
#include
#defineucharunsignedchar
#defineuintunsignedint
sbitAD_CS=P1^1;
sbitCLK=P1^2;
sbitDIO=P1^0;
ucharcodetable0[]={0x40,0x79,0x24,0x30,0x19,0x12,0x02,0x78,0x00,0x10,0x3f};//带小数点
ucharcodetable1[]={0xc0,0xf9,0xa4,0xb0,0x99,0x92,0x82,0xf8,0x80,0x90,0xbf};//不带小数点
ucharRead_ADC(void);
voiddisplay(void);
voidmain(void)
{
while
(1)
{
display();
}
}
ucharRead_ADC(void)
{
uchari=0;
ucharValue1=0;
ucharValue2=0;
AD_CS=1;//关掉AD;
CLK=0;
DIO=0;
AD_CS=0;//开启芯片
DIO=1;//开始位
CLK=0;
CLK=1;//上升沿
DIO=1;//单通道
CLK=0;
CLK=1;
DIO=1;//通道选择位
CLK=0;
CLK=1;
DIO=1;//空闲位为数据输出做好准备dio要为高
CLK=0;
CLK=1;
for(i=0;i<8;i++)//读第一次数据
{
CLK=1;//下降沿
CLK=0;
if(DIO)
{
Value1|=0x80>>i;
}
}
for(i=0;i<8;i++)//读第二次数据
{
if(DIO)
{
Value2|=0x01<
}
CLK=1;
CLK=0;
}
AD_CS=1;//关掉芯片
if(Value1==Value2)//数据校准
{
returnValue1;
}
else
{
return0x00;
}
}
voiddisplay(void)
{
uchari=0;
uchara,b;
i=Read_ADC();
a=i*195/10000;//整数部分
b=i*195/1000%10;//小数点后第一位
P0=table0[a];
P2=table1[b];
}
4、课程设计总结
通过这次设计,使我深入了解了AT89S52单片机和ADC0832(A\D转换器)的结构和特点及数字电压表的工作原理,加深了对课本理论知识的理解,锻炼了实践动手能力,理论知识与实践设计相结合,培养了创新开发的思维。
在此次课程设计中,收获知识的同时,我还收获了阅历。
在此过程中,我们通过查找资料,请教老师,以及不懈的努力,不仅培养了独立思考、动手操作的能力,在各种其它能力上也都有了提高。
在此,非常感谢老师的帮助,没有老师的细心讲解,我们的成功会大打折扣。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- FPGA 设计 秒表 实验 报告 完整 优秀