数电习题答案.docx
- 文档编号:13865305
- 上传时间:2023-06-18
- 格式:DOCX
- 页数:14
- 大小:18.94KB
数电习题答案.docx
《数电习题答案.docx》由会员分享,可在线阅读,更多相关《数电习题答案.docx(14页珍藏版)》请在冰点文库上搜索。
数电习题答案
1)三极管截止的条件是UBE≤0V。
三极管饱和导通的条件是IB≥IBS。
三极管饱和导通的IBS是IBS≥(VCC-UCES)/βRc。
2)门电路输出为高电平时的负载为拉电流负载,输出为低电平时的负载为灌电流负载。
3)晶体三极管作为电子开关时,其工作状态必须为饱和状态或截止状态。
4)74LSTTL电路的电源电压值和输出电压的高、低电平值依次约为5V、2.7V、0.5V。
74TTL电路的电源电压值和输出电压的高、低电平值依次约为5V、2.4V、0.4V。
5)OC门称为集电极开路门门,多个OC门输出端并联到一起可实现线与功能。
6)CMOS门电路的输入电流始终为零。
7)CMOS门电路的闲置输入端不能悬空,对于与门应当接到高电平,对于或门应当接到低电平。
1-2选择题
1)以下电路中常用于总线应用的有abc。
A.TSL门
B.OC门
C.漏极开路门
D.CMOS与非门
2)TTL与非门带同类门的个数为N,其低电平输入电流为1.5mA,高电平输入电流为10uA,最大灌电流为15mA,最大拉电流为400uA,选择正确答案N最大为B。
A.N=5
B.N=10
C.N=20
D.N=40
3)CMOS数字集成电路与TTL数字集成电路相比突出的优点是ACD。
A.微功耗
B.高速度
C.高抗干扰能力
D.电源范围宽
4)三极管作为开关使用时,要提高开关速度,可D。
A.降低饱和深度
B.增加饱和深度
C.采用有源泄放回路
D.采用抗饱和三极管
5)对于TTL与非门闲置输入端的处理,可以ABD。
A.接电源
B.通过电阻3kΩ接电源
C.接地
D.与有用输入端并联
6)以下电路中可以实现“线与”功能的有CD。
A.与非门
B.三态输出门
C.集电极开路门
D.漏极开路门
7)三态门输出高阻状态时,ABD是正确的说法。
A.用电压表测量指针不动
B.相当于悬空
C.电压不高不低
D.测量电阻指针不动
8)已知发光二极管的正向压降UD=1.7V,参考工作电流ID=10mA,某TTL门输出的高低电平分别为UOH=3.6V,UOL=0.3V,允许的灌电流和拉电流分别为IOL=15mA,IOH=4mA。
则电阻R应选择D。
A.100Ω
B.510Ω
C.2.2kΩ
D.300Ω
图1-60题1.17图
9)74HC×××系列集成电路与TTL74系列相兼容是因为C。
A.引脚兼容
B.逻辑功能相同
C.以上两种因素共同存在
10)74HC电路的最高电源电压值和这时它的输出电压的高、低电平值依次为C。
A.5V、3.6V、0.3V
B.6V、3.6V、0.3V
C.6V、5.8V、0.1V
1-3判断题
1)普通的逻辑门电路的输出端不可以并联在一起,否则可能会损坏器件。
(√)
2)集成与非门的扇出系数反映了该与非门带同类负载的能力。
(√)
3)将二个或二个以上的普通TTL与非门的输出端直接相连,可实现线与。
(×)
4)三态门的三种状态分别为:
高电平、低电平、不高不低的电压。
(×)
5)TTLOC门(集电极开路门)的输出端可以直接相连,实现线与。
(√)
6)当TTL与非门的输入端悬空时相当于输入为逻辑1。
(√)
7)TTL集电极开路门输出为1时由外接电源和电阻提供输出电流。
(√)
8)CMOSOD门(漏极开路门)的输出端可以直接相连,实现线与。
(√)
9)CMOS或非门与TTL或非门的逻辑功能完全相同。
(√)
1-4试判断图1-50所示各电路中三极管工作处在什么状态,分别求出它们的基极电流、集电极电流,并求出。
2-1将下列二进制数分别转换成十六进制数和十进制数
(1)100110
(2)100101101
(3)10000111001(4)111111011010
解:
(1)
(2)
(3)
(4)
2-2将下列十进制数转换为二进制数
(1)12
(2)51(3)105(4)136
解:
(1)
(2)
(3)(4)
2-3将下列十六进制数转换成等效的二进制数和十进制数
(1)(BCD)H
(2)(F7)H(3)(1001)H(4)(8F)H
解:
(1)
(2)
(3)
(4)
2-4写出下列十进制数的8421BCD码
(1)2003
(2)99(3)48(4)12
解:
(1)(2003)(10)=(0010000000000011)8421BCD
(2)(99)(10)=(10011001)8421BCD
(3)(48)(10)=(01001000)8421BCD
(4)(12)(10)=(00010010)8421BCD
3-1填空题
1.若要实现逻辑函数,可以用一个1与或门;或者用三个与非门;或者用四个或非门。
2.半加器有2个输入端,2个输出端;全加器有3个输入端,2个输出端。
3.半导体数码显示器的内部接法有两种形式:
共阴极接法和共阳极接法。
4.对于共阳接法的发光二极管数码显示器,应采用低电平驱动的七段显示译码器。
3-2单项选择题
1.组合逻辑电路的输出取决于(A)。
A.输入信号的现态
B.输出信号的现态
C.输入信号的现态和输出信号变化前的状态
2.编码器译码器电路中,(A)电路的输出是二进制代码。
A.编码
B.译码
C.编码和译码
3.全加器是指(C)。
A.两个同位的二进制数相加
B.不带进位的两个同位的二进制数相加
C.两个不同位的二进制数及来自低位的进位三者相加
4.二-十进制的编码器是指(B)。
A.将二进制代码转换成0~9十个数字
B.将0~9十个数字转换成二进制代码电路
C.二进制和十进制电路
5.二进制译码器指(A)。
A.将二进制代码转换成某个特定的控制信息
B.将某个特定的控制信息转换成二进制数
C.具有以上两种功能
6.组合电路的竞争冒险是指(B)。
A.输入信号有干扰时,在输出端产生了干扰脉冲
B.输入信号改变状态时,输出端可能出现的虚假信号
C.输入信号不变时,输出端可能出现的虚假信号
4-1判断题
1.由两个TTL或非门构成的基本RS触发器,当R=S=0时,触发器的状态为不定。
(×)
2.RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。
(√)
3.对边沿JK触发器,在CP为高电平期间,当J=K=1时,状态会翻转一次。
(×)
4.同步触发器存在空翻现象,而边沿触发器和主从触发器克服了空翻。
(√)
5.D触发器的特性方程为Qn+1=D,与Qn无关,所以它没有记忆功能。
(×)
4-2多项选择题
1.欲使JK触发器按=工作,可使JK触发器的输入端(ACD)。
A.J=1,K=Q
B.J=Q,K=
C.J=,K=Q
D.J=,K=1
2.对于T触发器,若原态=1,欲使次态=1,应使输入T=(AD)。
A.0
B.1
C.Q
D.
3.欲使JK触发器按=0工作,可使JK触发器的输入端(BCD)。
A.J=K=1
B.J=Q,K=Q
C.J=Q,K=1
D.J=0,K=1
4.欲使JK触发器按Qn+1=Qn工作,可使JK触发器的输入端(ABD)。
A.J=K=0
B.J=Q,K=
C.J=,K=Q
D.J=Q,K=0
5.对于T触发器,若原态=0,欲使次态=1,应使输入T=(BD)。
A.0
B.1
C.Q
D.
6.欲使JK触发器按=1工作,可使JK触发器的输入端(BCD)。
A.J=K=1
B.J=1,K=0
C.J=K=
D.J=,K=0
4-3单项选择题
1.为实现将JK触发器转换为D触发器,应使(A)。
A.J=D,K=
B.K=D,J=
C.J=K=D
D.J=K=
2.对于JK触发器,若J=K,则可完成(C)触发器的逻辑功能。
A.RS
B.D
C.T
D.Tˊ
3.欲使D触发器按=工作,应使输入D=(D)。
A.0
B.1
C.Q
D.
4.对于D触发器,欲使=,应使输入D=(C)。
A.0
B.1
C.Q
D.
5-1填空题
(1)组合逻辑电路任何时刻的输出信号,与该时刻的输入信号有关;与电路原来所处的状态无关;时序逻辑电路任何时刻的输出信号,与该时刻的输入信号有关;与信号作用前电路原来所处的状态有关。
(2)构成一异步进制加法计数器需要n个触发器,一般将每个触发器接成计数或T’型触发器。
计数脉冲输入端相连,高位触发器的CP端与邻低位端相连。
(3)一个4位移位寄存器,经过4个时钟脉冲CP后,4位串行输入数码全部存入寄存器;再经过4个时钟脉冲CP后可串行输出4位数码。
(4)要组成模15计数器,至少需要采用4个触发器。
5-2判断题
(1)异步时序电路的各级触发器类型不同。
(×)
(2)把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。
(×)
(3)具有N个独立的状态,计满N个计数脉冲后,状态能进入循环的时序电路,称之模N计数器。
(√)
(4)计数器的模是指构成计数器的触发器的个数。
(×)
5-3单项选择题
(1)下列电路中,不属于组合逻辑电路的是(D)。
A.编码器
B.译码器
C.数据选择器
D.计数器
(2)同步时序电路和异步时序电路比较,其差异在于后者(B)。
A.没有触发器
B.没有统一的时钟脉冲控制
C.没有稳定状态
D.输出只与内部状态有关
(3)在下列逻辑电路中,不是组合逻辑电路的有(D)。
A.译码器
B.编码器
C.全加器
D.寄存器
(4)某移位寄存器的时钟脉冲频率为100KHz,欲将存放在该寄存器中的数左移8位,完成该操作需要(B)时间。
A.10μS
B.80μS
C.100μS
D.800ms
(5)用二进制异步计数器从0做加法,计到十进制数178,则最少需要(C)个触发器。
A.6
B.7
C.8
D.10
(6)某数字钟需要一个分频器将32768Hz的脉冲转换为1HZ的脉冲,欲构成此分频器至少需要(B)个触发器。
A.10
B.15
C.32
D.32768
(7)一位8421BCD码计数器至少需要(B)个触发器。
A.3
B.4
C.5
D.10
6-1选择题
(1)TTL单定时器型号的最后几位数字为(A)。
A.555
B.556
C.7555
D.7556
(2)用555定时器组成施密特触发器,当输入控制端CO外接10V电压时,回差电压为(B)。
A.3.33V
B.5V
C.6.66V
D.10V
(3)555定时器可以组成(ABC)。
A.多谐振荡器
B.单稳态触发器
C.施密特触发器
D.JK触发器
(4)若图6-43中为TTL门电路微分型单稳态触发器,对R1和R的选择应使稳态时:
(B)
图6-43
A.与非门G1、G2都导通(低电平输出);
B.G1导通,G2截止;
C.G1截止,G2导通;
D.G1、G2都截止。
(5)如图6-44所示单稳态电路的输出脉冲宽度为tWO=4μs,恢复时间tre=1μs,则输出信号的最高频率为(C)。
图6-44
A.fmax=250kHz;
B.fmax≥1MHz;
C.fmax≤200kHz。
(6)多谐振荡器可产生(B)。
A.正弦波
B.矩形脉冲
C.三角波
D.锯齿波
(7)石英晶体多谐振荡器的突出优点是(C)。
A.速度高
B.电路简单
C.振荡频率稳定
D.输出波形边沿陡峭
(8)能将正弦波变成同频率方波的电路为(B)。
A.稳态触发器
B.施密特触发器
C.双稳态触发器
D.无稳态触发器
(9)能把2kHz正弦波转换成2kHz矩形波的电路是(B)。
A.多谐振荡器
B.施密特触发器
C.单稳态触发器
D.二进制计数器
(10)能把三角波转换为矩形脉冲信号的电路为(D)。
A.多谐振荡器
B.DAC
C.ADC
D.施密特触发器
(11)为方便地构成单稳态触发器,应采用(C)。
A.DAC
B.ADC
C.施密特触发器
D.JK触发器
(12)用来鉴别脉冲信号幅度时,应采用(D)。
A.稳态触发器
B.双稳态触发器
C.多谐振荡器
D.施密特触发器
(13)输入为2kHz矩形脉冲信号时,欲得到500Hz矩形脉冲信号输出,应采用(D)。
A.多谐振荡器
B.施密特触发器
C.单稳态触发器
D.二进制计数器
(14)脉冲整形电路有(BC)。
A.多谐振荡器
B.单稳态触发器
C.施密特触发器
D.555定时器
(15)以下各电路中,(B)可以产生脉冲定时。
A.多谐振荡器
B.单稳态触发器
C.施密特触发器
D.石英晶体多谐振荡器
6-2判断题(正确打√,错误的打×)
(1)当微分电路的时间常数τ=RC< (×) (2)积分电路也是一个RC串联电路,它是从电容两端上取出输出电压的。 (√) (3)微分电路是一种能够将输入的矩形脉冲变换为正负尖脉冲的波形变换电路。 (√) (4)施密特触发器可用于将三角波变换成正弦波。 (×) (5)施密特触发器有两个稳态。 (√) (6)施密特触发器的正向阈值电压一定大于负向阈值电压。 (√) (7)单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。 (×) (8)单稳态触发器的暂稳态维持时间用表示,与电路中RC成正比。 (×) (9)多谐振荡器的输出信号的周期与阻容元件的参数成正比。 (√)
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 习题 答案