课程设计拔河游戏机.docx

课程设计拔河游戏机.docx

《课程设计拔河游戏机.docx》由会员分享，可在线阅读，更多相关《课程设计拔河游戏机.docx（28页珍藏版）》请在冰点文库上搜索。

课程设计拔河游戏机

课程设计任务书

题目拔河游戏控制电路

专业学号姓名

主要内容、基本要求、主要参考资料等：

主要内容

*

1．阅读相关科技文献。

2．学习protel软件的使用。

3．学会整理和总结设计文档报告。

4．学习如何查找器件手册及相关参数。

技术要求

1.<

2.要求电路使用9个发光二极管显示拔河过程，开机后只有中间一个发光二极管发光，即为拔河中心；

3.游戏双方各持一个按钮，按钮每按下一次，亮点向本方移动一次，拔河过程中有且只有一个发光二极管发光；

4.亮点移动到任意一段的终端二极管时，此方获胜，并且此时双方按钮均无作用，输出状态保持，复位后亮点回到中心点。

主要参考资料

1．何小艇，电子系统设计，浙江大学出版社，2001年6月；

（

2．姚福安，电子电路设计与实践，山东科学技术出版社，2001年10月；

3．王澄非，电路与数字逻辑设计实践，东南大学出版社，1999年10月；

4．李银华，电子线路设计指导，北京航空航天大学出版社，2005年6月；

5．康华光，电子技术基础，高教出版社，2003。

}

完成期限：

2011年6月28日

指导教师签章：

专业负责人签章：

2011年6月27日

摘要

》

本课题的主要任务是让拔河游戏控制电路的电平指示灯由中点向己方延伸，而阻止其向对方延伸。

可以设想用可预置的加/减计数器作主要器件，用计数器的输出状态通过译码器控制电平指示灯的显示状态。

如当计数器进行加法计数时，发亮的电平指示灯向甲方延伸，相反，进行减法计数时，发亮的电平指示灯向相反方向延伸。

当延伸到一方的终点就就把电路锁定，此时双方按键均无作用，只有裁判员按了复位按键双方才能继续下一盘的比赛。

此电路可分为脉冲发生器电路和计数/译码器电路两大部分。

脉冲发生器电路部分采用两个与非门组成的基本RS触发器构成的去抖电路以及有与门、与非门构成的整形电路，可以将按钮A、B产生的脉冲整形成占空比较高的信号。

计数器电路部分以74LS/HC193为主体，译码器采用由集成芯片74HC138扩展的4线-16线译码器。

芯片74LS/HC193根据UP端和DOWN端的状态来判断进行加计数还是减计数，然后将计数结果输出到由74HC138构成的译码器，译码器将结果输出到发光二极管。

由于74HC138输出端为低电平，所以当双方终端二极管对应的输出端有一个为低时即表示游戏结束，双方按键失效。

此功能实现可将74LS193的输出置数至输入端，使译码器的输出保持，将双方的端二极管对应的输出进行与运算，如果有一个为低则输出为低，再接低电平有效的置数端，实现游戏结束时按键无作用。

关键字：

去抖电路74LS138反馈置数

&

…

摘要……………………………………………………2

第一章方案设计………………………………………５

第一节!

第二节总体设计………………………………………５

一电路原理框图………………………………………５

第二节各部分电路设计…………………………………６

一脉冲发生器电路设计………………………………６

（一）原理图及仿真电路　　………………………６

：

（二）工作原理　　　　　　………………………６

二加减计数器的设计………………………………７

（一）原理图及仿真电路　　………………………７

（二）工作原理　　　　　　………………………８

三译码器及二极管组、反馈的设计………………９

!

（一）原理图及仿真电路　　………………………９

（二）工作原理　　　　　　………………………　10

（三）由74HC138构成的译码器功能表　　………　　10

第二章元器件简介　　…………………………………………　　１１

第一节74HC193………………………………………1１

>

　　一　简要说明　　………………………………………　　１１

二　管脚图　　…………………………………………　　１２

三　功能表　…………………………………………　　　１２

第二节74HC138………………………………………1３

　　　一　简要说明　　……………………………………　　　１３

二　管脚图　　…………………………………………　　　１３

三　功能表　…………………………………………　　　　１４

第三节74LS00和74LS08………………………………13

　一　简要说明　　………………………………………

二　管脚图　　…………………………………………

$

三　功能表　…………………………………………

第四节电阻器………………………………………16

一　金属膜电阻　……………………………………

二　　金属氧化膜电阻　　……………………………………

三　　碳膜电阻　　……………………………………………

#

四　　合成膜电位器　　……………………………………

第三章设计总结………………………………………16

参考文献……………………………………………………

附录１元件清单

附录２拔河游戏控制电路原理图

:

!

》

~

第一章方案设计

第一节总体设计

一电路原理框图

~

￥

;

~

图1电路原理框图

图2为仿真电路

电路是利用Multisim进行仿真的

^

第二节各单元电路设计

一脉冲发生器电路设计

由与门74LS08和与非门74LS00构成去抖电路和整形电路。

（一）原理图及仿真电路

…

如图3、图4所示：

图3脉冲发生器电路

图4脉冲发生器电路仿真

（

（二）工作原理

1.去抖电路

机械开关接通时，由于振动开关会使电压或电流波形产生“毛刺”，利用基本RS触发器的记忆作用可以消除上述开关振动所产生的影响，设单刀双掷开关原来与B点接通，这时触发器的状态为0。

当开关由B拨向A时，其中有一短暂的浮空时间，这时触发器的R﹑S均为1，Q仍为0。

中间触点与A接触时，A点的电位由于振动而产生“毛刺”。

但是，首先是B点已经为高电平，A点一旦出现低电平，触发器的状态翻转为1，即使A点再出现高电平，也不会再改变触发器的状态，所以Q端的电压波形不会出现“毛刺”现象。

基本RS触发器功能表

R

·

S

Q

1

0

1

|

0

1

0

1

1

/

不变

0

0

不定

》

基本SR引脚图

2.整形电路

:

若直接由A、B键产生的脉冲加到5脚或4脚，那么就有很多时机在进行计数输入时另一计数输入端为低电平，使计数器不能计数，双方按键均失去作用，拔河比赛不能正常进行。

加一整形电路，前两个与非门组成一个基本RS触发器，在按钮的作用下产生脉冲，后一个与门和两个与非门组成一个整形电路其作用是产生一个占空比很大的脉冲信号，这样就减少某一方在计数时另一方输出为低电平的概率，使甲乙双方都能有效计数。

二加/减计数器的设计

主要由74LS193构成，以及开关和电阻构成的复位电路。

（一）原理图及仿真电路：

￥

图5加/减计数器

图6仿真电路

（二）工作原理

%

当CPu和CPd为上升沿且另一个为高电平时，开始加或减计数。

由于开始工作前有清零步骤所以所以输出的初始状态为0。

当CPu为上升沿且CPd为高时，计数器开始加计数，输出由0000变为0001，当再次出现如此状态时依次加计数；当CPd为上升沿且CPu为高时，计数器开始减计数，输出由0000变为1111，当再次出现如此状态时依次减计数。

三译码器及二极管组、反馈的设计

（一）原理图及仿真电路，如图7、8：

：

—

图7译码器及二极管组、反馈部分电路

：

图8仿真电路

-

（二）工作原理

电路使用的4线-16线译码器是由两个3线-8线译码器74HC138进行扩展构成。

用74HC138实现4线-16线译码器时，由于74HC138只有3个输入端A、B、C所以可以用一个片选信号来扩展实现第四个输入端设为D。

当D为0时，U6工作，U5不工作；D=1时U5工作，U6不工作。

因此D接U5的G1，~D接U6的G1，如此则需要再接一个反相器，又由于G2A,G2B与G1的输入使能电平相反，因此接U6的D可以直接接G2A和G2B，则可实现D=0时U6工作，D=1时U5工作。

译码器接受上级的输出信号将其译码并在相应的输出端输出，输出的有效信号为低电平。

在译码器的输出级接一组发光二极管，并且接上限流电阻以保护二极管，二极管阴极接译码器输出，阳极接保护电阻再接高电平即5V电源。

如此，当译码器某输出端输出低电平时对应的发光二极管发光。

当比赛双方的某一方的端二极管发光时比赛结束，此时两个端二极管一个为低一个为高。

根据设计要求此时双方的按钮应该失去作用，所以将输出状态反馈至加/减计数器74HC193的置数端，并将74HC193的输出接至输入端，让其循环置数。

因此，端二极管的电平信号反馈到时须为低电平，将两二极管的信号经过与运算即可。

（三）芯片资料

：

4线-16线译码器功能表

输入

输出

D

C

、

B

A

Y0

Y1

Y2

…

Y3

Y4

Y5

Y6

Y7

}

Y8

Y9

Y10

Y11

Y12

<

Y13

Y14

Y15

0

0

·

0

0

0

1

1

@

1

1

1

1

1

$

1

1

1

1

1

。

1

1

1

0

0

。

0

1

1

0

1

。

1

1

1

1

1

{

1

1

1

1

1

：

1

1

1

0

0

~

1

0

1

1

0

*

1

1

1

1

1

；

1

1

1

1

1

（

1

1

1

0

1

\

0

0

1

1

1

`

0

1

1

1

1

<

1

1

1

1

1

]

1

1

1

0

0

￥

1

1

1

1

1

:

1

0

1

1

1

。

1

1

1

1

1

-

1

1

1

0

1

!

0

1

1

1

1

]

1

1

0

1

1

;

1

1

1

1

1

~

1

1

1

0

1

{

1

0

1

1

1

。

1

1

1

0

1

'

1

1

1

1

1

}

1

1

1

0

1

《

1

1

1

1

1

）

1

1

1

1

0

。

1

1

1

1

1

>

1

1

1

1

0

\

0

0

1

1

1

】

1

1

1

1

1

!

0

1

1

1

1

#

1

1

1

1

0

）

0

1

1

1

1

（

1

1

1

1

1

:

1

0

1

1

1

—

1

1

1

1

0

（

1

0

1

1

1

]

1

1

1

1

1

}

1

1

0

1

1

>

1

1

1

1

1

》

0

0

1

1

1

…

1

1

1

1

1

、

1

1

1

0

1

1

1

1

1

0

]

1

1

1

1

1

；

1

1

1

1

1

·

1

1

1

1

0

]

1

1

1

1

1

/

0

1

1

1

1

~

1

1

1

1

1

：

1

1

1

1

1

<

0

1

1

1

1

~

1

0

1

1

1

^

1

1

1

1

1

*

1

1

1

1

1

！

1

0

1

1

1

!

1

1

1

1

1

1

1

1

1

1

。

1

1

1

1

1

：

1

1

0

由74HC138构成的4线-16线译码器功能表

将上述各各部分模块组合在一起，就构成了拔河游戏控制电路原理图，生成相应的PCB板图，购买元器件就可以做出实物，简易而实用。

|

第二章元器件简介

第一节74HC193

。

一74ＨＣ193简介：

193为可预置的十进制同步加/减计数器，共有54193/74193，54LS193/74LS193两种线路结构形式。

其主要电特性的典型值如下：

型号fcPD

54193/7419332MHz325mW

54LS193/74LS19332MHz95mW

;

193的清除端是异步的。

当清除端（MR）为高电平时，不管时钟端（CPd、CPu）状态如何，即可完成清除功能。

193的预置是异步的。

当置入控制端（LOAD）为低电平时，不管时钟（CPd、CPu）的状态如何，输出端（QA－QD）即可预置成与数据输入端（A－D）相一致的状态。

193的计数是同步的，靠CPd、CPu同时加在4个触发器上而实现。

在CPd、CPu上升沿作用下QA－QD同时变化，从而消除了异步计数器中出现的计数尖峰。

当进行加计数或减计数时可分别利用CPd或CPu，此时另一个时钟应为高电平。

当计数上溢出时，进位输出端（TCd）输出一个低电平脉冲，其宽度为CPu低电平部分的低电平脉冲；当计数下溢出时，错位输出端（TCu）输出一个低电平脉冲，其宽度为CPd低电平部分的低电平脉冲。

当把TCu和TCd分别连接后一级的CPu、CPd，即可进行级联。

|

二74HC193引脚图

注：

引出端符号

TCu错位输出端（低电平有效）

TCu进位输出端（低电平有效）

;

CPu减计数时钟输入端（上升沿有效）

CPd加计数时钟输入端（上升沿有效）

MR异步清除端

A－D并行数据输入端

PL异步并行置入控制端（低电平有效）

<

QA－QD输出端

三74HC193功能表：

功能模式

输入

输出

MR

PL

CPu

CPd

、

D0

D1

D2

D3

Q0

￥

Q1

Q2

Q3

TCu

TCd

'

清零

H

X

X

L

%

X

X

X

X

L

…

L

L

L

H

L

H

X

X

H

~

X

X

X

X

L

\

L

L

L

H

H

·

置数

L

L

X

L

[

L

L

L

L

L

（

L

L

L

H

L

L

L

X

H

|

L

L

L

L

L

（

L

L

L

H

L

L

L

L

X

"

H

H

H

H

H

:

H

H

H

L

H

L

L

H

X

]

H

H

H

H

H

[

H

H

H

H

、

加计数

L

H

↑

H

|

X

X

X

X

加计数

{

H

减计数

L

H

）

H

↑

X

X

X

…

X

减计数

H

第二节74HC138

一简要说明：

138为3线－8线译码器，共有54/74S138和54/74LS138两种线路结构型式，其主要电特性的典型值如下：

型号Tpd（ABC->Y）（3级）PD

。

CT54S138/CT74S1388ns245mW

CT54LS138/CT74LS13822ns32mW

该译码器有3位二进制输入A2、A1、A0，他们共有8种状态的组合，即可译出8个输出信号~Y0——~Y7，输出为低电平有效。

此外，还设置了G1、（/（G2A）和/（G2B））3个使能输入端，为电路功能的扩展提供了方便。

当一个选通端（G1）为高电平，另两个选通端（/（G2A）和/（G2B））为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。

利用G1、/（G2A）和/（G2B）可级联扩展成24线译码器；若外接一个反相器还可级联扩展成32线译码器。

若将选通端中的一个作为数据输入端时，138还可作数据分配器。

<

二管脚图：

引出端符号：

A、B、C译码地址输入端

G1选通端

·

/（G2A）、/（G2B）选通端（低电平有效）

Y0～Y7译码输出端（低电平有效）

三功能表：

\

第三节74LS08和74LS00

&

一简要说明：

74LS00为四组2输入端与非门（正逻辑），共有54/7400、54/74H00、54/74S00、54/74LS00四种线路结构形式，74LS08为四组2输入端与门（正逻辑），共有54/7408、54/74S08、54/74LS08三种线路结构

二管脚图

74LS00管脚图：

@

74LS08管脚图：

】

三功能表

74LS00功能表：

74LS08功能表：

<

第四节电阻器

一金属膜电阻（型号：

RJ）

在陶瓷骨架表面，经真空高温或烧渗工艺蒸发沉积一层金属膜或合金膜。

其特点是：

精度高、稳定性好、噪声低、体积小、高频特性好。

且允许工作环境温度范围大（-55～+125℃）、温度系数低（（50～100）×10-6/℃）。

常用额定功率有1/8W、1/4W、1/2W、1W、2W等，标称阻值在10W～10MW之间。

二金属氧化膜电阻（型号：

RY）

在玻璃、瓷器等材料上，通过高温以化学反应形式生成以二氧化锡为主体的金属氧化层。

该电阻器由于氧化膜膜层比较厚，因而具有极好的脉冲、高频和过负荷性能，且耐磨、耐腐蚀、化学性能稳定。

但阻值范围窄，温度系数比金属膜电阻差。

三碳膜电阻（型号：

RT）

在陶瓷骨架表面上，将碳氢化合物在真空中通过高温蒸发分解沉积成碳结晶导电膜。

碳膜电阻价格低廉，阻值范围宽（10W～10MW），温度系数为负值。

常用额定功率为1/8W～10W，精度等级为±5％、±10％、±20％，在一般电子产品中大量使用。

[

四合成膜电位器

在绝缘基体上涂敷一层合成碳膜，经加温聚合后形成碳膜片，再与其他零件组合而成。

这类电位器的阻值变化连续、分辨率高、阻值范围宽、成本低。

但对温度和湿度的适应性差，使用寿命短。

常用合成膜电位器的性能指标见表

常用合成膜电位器的性能指标

型号

额定功率（W）

`

阻值特性

阻值范围（Ω）

精度

最大工作电压（V）

WH118

》

2

X

470Ω～Ω

±20%

500

1

D，Z

Ω～Ω

}

400

WH5

X

470Ω～Ω

±20%

200

D,Z

]

Ω～MΩ

150

WH19

|

X

1kΩ～MΩ

±20%

200

）

D,Z

Ω～470kΩ

160

：

WH23

X

1kΩ～1MΩ

±20%

（

150

D,Z

Ω～100kΩ

100

WH144

X

220Ω～MΩ

±20%

350

WH167

X

470Ω～MΩ

±20%

100

第三章设计总结

拔河游戏控制电路主要运用了数电中去抖电路、整形电路的知识以及数字集成电路74HC193和74HC138的外接和扩展，并且使用了反馈置数的方法。

在做本次课程设计的过程中，我感触最深的就是查阅了大量的设计资料。

为了使自己的设计更加完善，查阅这方面的设计资料是十分必要的。

在设计的过程中，我再一次了解了集成芯片74HC193﹑74HC138﹑74LS00和74LS08功能特性，并且和课本上所学的集成芯片作比较，是自己对这一块的知识认识的更为深刻。

另外，通过画Protel原理图，学会了有关Protel的不少基础知识。

通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从实践中得出结论，才能使自己真正理解所学的理论，能更正确地运用理论于实践中，从而提高自己的实际动手能力和独立思考的能力。

虽然在设计的过程中遇到了各种各样的问题，但是在解决这些问题的过程无疑也是对自己自身专业素质的一种提高。

遇到不懂的问题时，利用网上和图书馆的资源，搜索查找得到需要的信息、和组员之间相互讨论，明白了团队合作的重要性。

小组人员的配合﹑相处，以及自身的动脑和努力，都是以后工作中需要的。

此次设计不仅增强了自己在专业设计方面的信心，鼓舞了自己，更是一次兴趣的培养。

这次课程设计，由于自己理论知识的不足，再加上平时没有什么设计经验，设计方面还是存在一定的缺陷，还望老师批评指正

参考文献

1．何小艇，电子系统设计，浙江大学出版社，2001年6月；

2．姚福安，电子电路设计与实践，山东科学技术出版社，2001年10月；

3．王澄非，电路与数字逻辑设计实践，东南大学出版社，1999年10月；

4．李银华，电子线路设计指导，北京航空航天大学出版社，2005年6月；

5．康华光，电子技术基础，高教出版社，2003。

附录1元件清单

元件名称

元件型号

参数

数量

四2输入与门

74LS08

极限值:

电源电压7V输入电压

54/7408、54/74S0854/74LS087VA－B间电压54/7408、54/74S输出截止态电压7V

工作环境温度54XXX-55~125℃74XXX0~70℃

存储温度-65~150℃

1

四2输入与非门

74LS00

极限值:

电源电压7V

输入电压54/7400、54/74H00、54/74S0054/74LS007V

A－B间电压除54/74LS00外

工作环境温度:

54XXX-55~125℃74XXX0~70℃

存储温度-65~150℃

2

十进制同步加/减计数器（双时钟）

74HC193

制造商:

NXP

产品种类:

计数器IC

计数器类型:

BinaryCounters

逻辑系列:

74HC

位数:

4

计数法:

Synchronous

计数顺序:

Up/Down

工作电源电压:

2Vto6V

工作温度范围:

-40Cto+85C

封装/箱体:

SO-24

封装:

Tube

1

3线-8线二进制译码器

74HC138

采用SOIC封装方式。

针脚数:

16

工作温度范围:

-55°Cto+125°C

封装类型:

SOIC

电源电压最大:

6V

电源电压最小:

2V

表面安装器件:

表面安装

逻辑芯片功能:

3-to-8LineDecoder/DemultiplexerInvertingand