AD7767-cn.pdf
- 文档编号:14660393
- 上传时间:2023-06-25
- 格式:PDF
- 页数:24
- 大小:1.07MB
AD7767-cn.pdf
《AD7767-cn.pdf》由会员分享,可在线阅读,更多相关《AD7767-cn.pdf(24页珍藏版)》请在冰点文库上搜索。
24位、8.5mW、109dB、128/64/32kSPSADCAD7767Rev.CInformationfurnishedbyAnalogDevicesisbelievedtobeaccurateandreliable.However,noresponsibilityisassumedbyAnalogDevicesforitsuse,norforanyinfringementsofpatentsorotherrightsofthirdpartiesthatmayresultfromitsuse.Specifcationssubjecttochangewithoutnotice.NolicenseisgrantedbyimplicationorotherwiseunderanypatentorpatentrightsofAnalogDevices.Trademarksandregisteredtrademarksarethepropertyoftheirrespectiveowners.OneTechnologyWay,P.O.Box9106,Norwood,MA02062-9106,U.S.A.Tel:
781.329.4700Fax:
781.461.311320072010AnalogDevices,Inc.Allrightsreserved.功能框图VREF+VIN+VINREFGNDAVDDAGNDMCLKDVDDVDRIVEDGNDSUCCESSIVEAPPROXIMATIONADCDIGITALFIRFILTERSERIALINTERFACEANDCONTROLLOGICSCLKDRDYSDOSDIAD7767/AD7767-1/AD7767-2CSSYNC/PD06859-001相关器件表1.24位ADC产品型号描述AD7760AD7762/AD7763AD7764AD7765AD7766AD7766-1AD7766-2特性过采样逐次逼近(SAR)型架构高性能交流和直流精度、低功耗动态范围:
115.5dB(32kSPS,AD7767-2)动态范围:
112.5dB(64kSPS,AD7767-1)动态范围:
109.5dB(128kSPS,AD7767)总谐波失真(THD):
118dB超低功耗8.5mW,32kSPS(AD7767-2)10.5mW,64kSPS(AD7767-1)15mW,128kSPS(AD7767)高直流精度24位、无失码(NMC)INL:
3ppm(典型值),7.6ppm(最大值)低温漂零电平误差漂移:
15nV/C增益误差漂移:
0.4ppm/C片内低通FIR滤波器线性相位响应通带纹波:
0.005dB阻带衰减:
100dB2.5V电源,1.8V/2.5V/3V/3.6V逻辑接口选项灵活的接口选项多器件同步菊花链功能关断功能温度范围:
40C至+105C应用低功耗PCI/USB数据采集系统低功耗无线采集系统振动分析仪器仪表高精度医学采集图1.概述AD7767/AD7767-1/AD7767-2均为高性能24位过采样SAR型ADC(模数转换器),具有较宽的动态范围和输入带宽,功耗分别为15mW、10.5mW和8.5mW,采用16脚TSSOP封装。
AD7767/AD7767-1/AD7767-2适用于超低功耗数据采集应用,例如基于PCI和USB的系统。
这些器件具备24位分辨率、出色的信噪比(SNR)、宽动态范围和高直流精度,非常适合在较宽的动态范围测量小信号变化的应用。
也特别适用于大的交流或直流输入信号上的小变化应用。
在这种应用中,这些器件能够精确地采集交流和直流信息。
AD7767/AD7767-1/AD7767-2片内集成数字滤波器(包括线性相位响应),通过过采样输入来消除带外噪声。
这种过采样架构还减少了对前端抗混叠滤波的需求。
AD7767还具有一个SYND/PD(同步/关断)引脚,可用于多个AD7767器件之间的同步。
另外,通过SDI引脚还能够实现多个AD7767器件的菊花链互连结构。
AD7767/AD7767-1/AD7767-2采用基于5V基准电压的2.5V电源工作,温度范围是40C至+105C。
2.5MSPS、100dB动态范围1、片内集成差分放大器和基准电压缓冲、并行、可变抽取625kSPS、109dB动态范围1、片内集成差分放大器和基准电压缓冲、并行/串行、可变抽取312kSPS、109dB动态范围1、片内集成差分放大器和基准电压缓冲、可变抽取(引脚)156kSPS、112dB动态范围1、片内集成差分放大器和基准电压缓冲、可变抽取(引脚)128kSPS、109.5dB1、15mW、16位INL、串行接口64kSPS、112.5dB1、10.5mW、16位INL、串行接口32kSPS、115.5dB1、8.5mW、16位INL、串行接口1最大输出数据速率时的动态范围。
ADI中文版数据手册是英文版数据手册的译文,敬请谅解翻译中可能存在的语言组织或翻译错误,ADI不对翻译中存在的差异或由此产生的错误负责。
如需确认任何词语的准确性,请参考ADI提供的最新英文版数据手册。
AD7767Rev.C|Page2of24目录修订历史特性.1应用.1功能框图.1概述.1相关器件.1修订历史.2技术规格.3时序规格.5时序图.6绝对最大额定值.8ESD警告.8引脚配置和功能描述.9典型工作特性.10术语.14工作原理.15AD7767/AD7767-1/AD7767-2传递函数.15转换器操作.15模拟输入结构.162010年5月修订版B至修订版C更改引脚8描述.9更改表8.202009年3月修订版A至修订版B更改表3的参数tSETTLING.5更改表7.172009年1月修订版0至修订版A更改特性部分.1更改表2的交调失真(IMD)参数和积分非线性参数.3更改电源和基准电压部分.16更改选择SCLK频率部分.18更改图24.12更改驱动AD7767部分.20更改单端信号源部分.20增加图41;重新排序.20更改图42.21增加表8;重新排序.20更换VREF+输入信号部分.22更换图46.222007年8月修订版0:
初始版电源和基准电压.16AD7767接口.16初始上电.16读取数据.16关断、复位和同步.16菊花链连接.16在菊花链模式下读取数据.16选择SCLK频率.16菊花链模式配置和时序图.16驱动AD7767.16差分信号源.16单端信号源.16抗混叠.16功耗.16VREF+输入信号.16模拟输入通道多路复用.16外形尺寸.16订购指南.16AD7767Rev.C|Page3of24技术规格表2参数最小值典型值最大值单位128kHz64kHz32kHzVIN+VINVREFVp-pVIN+0.1+VREF+0.1VVIN0.1+VREF+0.1VVREF/25%VREF/2VREF/2+5%V22pF108109.5dB107108.5dB128116dB118105dB133dB109dB111112.5dB110111.5dB128116dB118105dBdB133dB108dB114115.5dB112113.5dB128116dB118105dBdB137dB108dB24位37.6ppm200.00750.075%FS15nV/C0.4ppm/C110dB除非另有说明,AVDD=DVDD=2.5V5%,VDRIVE=1.8V至3.6V,VREF=5V,MCLK=1MHz,共模输入=VREF/2,TA=40C至+105C。
测试条件/注释输出数据速率(ODR)AD7767AD7767-1AD7767-2模拟输入1差分输入电压绝对输入电压共模输入电压输入电容1/8抽取1/16抽取1/32抽取动态性能AD7767动态范围2信噪比(SNR)2无杂散动态范围(SFDR)2总谐波失真(THD)2交调失真(IMD)2二阶项三阶项AD7767-1动态范围2信噪比(SNR)2无杂散动态范围(SFDR)2总谐波失真(THD)2交调失真(IMD)2二阶项三阶项AD7767-2动态范围2信噪比(SNR)2无杂散动态范围(SFDR)2总谐波失真(THD)2交调失真(IMD)2二阶项三阶项直流精度1分辨率微分非线性2积分非线性2零电平误差2增益误差2零电平误差漂移2增益误差漂移2共模抑制比21/8抽取,ODR=128kHz输入短路满量程输入幅度,1kHz信号音满量程输入幅度,1kHz信号音满量程输入幅度,1kHz信号音信号音A=49.7kHz,信号音B=50.3kHz1/16,ODR=64kHz输入短路满量程输入幅度,1kHz信号音满量程输入幅度,1kHz信号音满量程输入幅度,1kHz信号音信号音A=24.7kHz,信号音B=25.3kHz1/32,ODR=32kHz输入短路满量程输入幅度,1kHz信号音满量程输入幅度,1kHz信号音满量程输入幅度,1kHz信号音信号音A=11.7kHz,信号音B=12.3kHz所有器件无失码保证24位单调性18位线性度50Hz信号音Rev.C|Page4of24测试条件/注释参数最小值典型值最大值单位37/ODRs74/ODRs0.005dB0.453ODRHz0.49ODRHz0.547ODRHz100dB2.42AVDDV0.3+0.3VDRIVEV0.7VDRIVEVDRIVE+0.3V15pF1.024MHz1/t8Hz0.4VVDRIVE0.3V5%2.5V5%2.5V1.72.53.6V1.31.5mA3.94.8mA0.350.425mA1.31.5mA2.22.85mA0.350.425mA1.31.5mA1.371.86mA0.350.425mA0.91mA1930.161931518mW10.513mW8.510.5mWAD7767数字滤波器响应1群延迟建立时间(延迟)通带纹波通带3dB带宽阻带频率阻带衰减完全建立A/引脚基准输入1VREF+输入电压数字输入(逻辑电平)1VILVIH输入漏电流输入电容主时钟速率串行时钟速率数字输出1数据格式VOLVOH串行24位、二进制补码(MSB优先)ISINK=+500AISOURCE=500A电源要求1AVDDDVDDVDRIVE电流规格AD7767工作电流AIDDDIDDIREFAD7767-1工作电流AIDDDIDDIREFAD7767-2工作电流AIDDDIDDIREF静态电流(MCLK停止)AIDDDIDD关断模式电流AIDDDIDD功耗AD7767工作功耗AD7767-1工作功耗AD7767-2工作功耗MCLK=1.024MHz128kHz输出数据速率64kHz输出数据速率32kHz输出数据速率所有器件所有器件MCLK=1.024MHz128kHz输出数据速率64kHz输出数据速率32kHz输出数据速率1所有器件(AD7767、AD7767-1和AD7767-2)的规格。
2参见术语部分。
Rev.C|Page5of24表3参数单位tMIN、tMAX时的限值描述DRDY操作t1510nstypt22100nsmint32900nsmaxt4265nstyp128nstyp71nstypt5294nstypDRDY脉冲宽度(AD7767)435nstypDRDY脉冲宽度(AD7767-1)492nstypDRDY脉冲宽度(AD7767-2)tREAD3tDRDYt5nstypDRDY低电平周期,在此期间读取数据tDRDY3n8tMCLKnstypDRDY周期读操作t60nsminDRDY下降沿到CS建立时间t76nsmaxCS下降沿到SDO三态禁用t860nsmax50nsmax25nsmax24nsmaxt910nsmint1010nsmint1110nsmintSCLK1/t8secmint126nsmaxt130nsmin低电平下的读操作CSt140nsminDRDY下降沿到数据有效的建立时间t150nsmaxDRDY上升沿到数据有效的保持时间菊花链操作t161nsminSDI有效到SCLK下降沿的建立时间t172nsmaxSCLK下降沿到SDI有效的保持时间SYNC/PD操作t181nstypSYNC/PD下降沿到MCLK上升沿t1920nstypt201nsmint21510nstyptSETTLING3(592n)+2tMCLKAD7767时序规格除非另有说明,AVDD=DVDD=2.5V5%,VDRIVE=1.7V至3.6V,VREF=5V,共模输入=VREF/2,TA=40C(TMIN)至+105C(TMAX)。
1MCLK上升沿到DRDY下降沿MCLK高电平脉冲宽度MCLK低电平脉冲宽度MCLK上升沿到DRDY上升沿(AD7767)MCLK上升沿到DRDY上升沿(AD7767-1)MCLK上升沿到DRDY上升沿(AD7767-2)SCLK下降沿后的数据访问时间(VDRIVE=1.7V)SCLK下降沿后的数据访问时间(VDRIVE=2.3V)SCLK下降沿后的数据访问时间(VDRIVE=2.7V)SCLK下降沿后的数据访问时间(VDRIVE=3.0V)SCLK下降沿到数据有效的保持时间(VDRIVE=3.6V)SCLK高电平脉冲宽度SCLK低电平脉冲宽度最短SCLK周期CS上升沿后的总线释放时间CS上升沿到DRDY上升沿MCLK上升沿到进入SYNC/PD模式的DRDY上升沿SYNC/PD上升沿到MCLK上升沿MCLK上升沿到离开SYNC/PD模式的DRDY下降沿复位或关断后的滤波器建立时间1样片在初次发布期间均经过测试,以确保符合标准要求。
所有输入信号均指定tr=tf=5ns(10%到90%的DVDD),并从1.7V电平起开始计时。
2t2和t3允许MCLK输入使用90%到10%的占空比,时钟高电平时间对应的最小值为10%,MCLK低电平时间对应的最小值为90%。
最大MCLK频率为1.024MHz。
3AD7767:
n=1;AD7767-1:
n=2;AD7767-2:
n=4。
Rev.C|Page6of24时序图MCLK1DRDYt2t3t4t1tREADt5t5tDRDY8n8n106859-00206859-003DRDYCSSCLKSDOtDRDYtREADD22MSBD21D20D1LSBt6t13t12123t10t11t7t8t906859-004CS=0SCLKSDODATAINVALIDMSBD22D21D20D1LSBDATAINVALIDDRDYtDRDYtREAD12324t14t8t9t15t11t10AD7767图4.串行时序图(读取数据,CS设为逻辑低电平)图3.串行时序图(读取数据,使用CS)图2.DRDY与MCLK时序图,n=1(AD7767,1/8抽取),n=2(AD7767-1,1/16抽取),n=4(AD7767-2,1/32抽取)Rev.C|Page7of2406859-005MCLK(I)SYNC/PD(I)DRDY(O)DOUT(O)INVALIDDATAVALIDDATAVALIDDATAt18tSETTLINGt19t20PARTINPOWER-DOWNPARTOUTOFPOWER-DOWNFILTERRESETBEGINSSAMPLINGBACDt21AD7767图2.典型PCB布局图5.复位、同步和关断时序(更多信息参见关断、复位和同步部分)Rev.C|Page8of24绝对最大额定值除非另有说明,TA=25C。
表4参数参数AVDD至AGND0.3V至+3VDVDD至DGND0.3V至+3VAVDD至DVDD0.3V至+0.3VVREF+至REFGND0.3V至+7VREFGND至AGND0.3V至+0.3VVDRIVE至DGND0.3V至+6VVIN+,VIN至AGND0.3V至VREF+0.3V0.3V至VDRIVE+0.3V0.3V至VDRIVE+0.3V0.3V至+0.3V10mA40C至+105C65C至+150C150C150.4C/W27.6C/W215C220C1kVESD警告AD7767数字输入至DGND数字输出至DGNDAGND至DGND输入电流至除电源外的任何引脚1工作温度范围存储温度范围结温TSSOP封装JA热阻JC热阻引脚温度,焊接气相(60秒)红外(15秒)ESD1100mA以下的瞬态电流不会造成SCR闩锁。
注意,超出上述绝对最大额定值可能会导致器件永久性损坏。
这只是额定最值,不表示在这些条件下或者在任何其它超出本技术规范操作章节中所示规格的条件下,器件能够正常工作。
长期在绝对最大额定值条件下工作会影响器件的可靠性。
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。
尽管本产品具有专利或专有保护电路,但在遇到高能量ESD时,器件可能会损坏。
因此,应当采取适当的ESD防范措施,以避免器件性能下降或功能丧失。
Rev.C|Page9of24引脚配置和功能描述06859-00612345678VREF+REFGNDVIN+SYNC/PDAGNDVINAVDDDVDD161514131211109SDIMCLKSCLKSDOVDRIVEDGNDDRDYCSAD7767/AD767-1/AD7767-2TOPVIEW(NottoScale)表5.引脚功能描述引脚编号引脚名称描述1AVDD2VREF+3REFGND4VIN+5VIN6AGND7SYNC/PD8DVDD9VDRIVE10SDO11DGND12DRDY13SCLK14MCLK15SDI16CSAD7767图6.16引脚TSSOP引脚配置+2.5V模拟电源。
AD7767的基准电压输入。
必须将一个外部基准电压施加于该输入引脚。
VREF+输入范围是2.4V至5V。
基准电压输入与AVDD引脚上施加的电压幅度无关。
基准电压地。
基准电压的接地连接。
应将输入基准电压(VREF+)去耦到该引脚。
差分模拟输入的正输入。
差分模拟输入的负输入。
模拟电路的电源地。
同步和关断输入引脚。
这是一个双功能引脚。
它可以用于同步多个AD7767器件,以及/或者将AD7767器件置于关断模式。
详情参见关断、复位和同步部分。
2.5V数字电源输入。
如果接口使用2.5V的逻辑电压(2.5V施加于VDRIVE引脚),DVDD和VDRIVE引脚可以连接到同一供电轨。
逻辑电源输入,1.8V至3.6V。
该引脚的电源电压决定数字逻辑接口的工作电压。
串行数据输出。
AD7767的转换结果以24位、二进制补码、MSB优先的串行数据流通过SDO引脚输出。
数字逻辑电源地。
数据就绪输出。
DRDY信号的下降沿指示AD7767的输出寄存器内有新转换结果。
详情参见AD7767接口部分。
串行时钟输入。
SCLK输入为AD7767的所有串行数据传输提供串行时钟。
详情参见AD7767接口部分。
主时钟输入。
AD7767采样频率等于MCLK频率。
串行数据输入。
这是AD7767的菊花链输入。
详情参见菊花链连接部分。
片选输入引脚。
CS输入选择AD7767器件,并充当SDO引脚的使能信号。
使用CS时,转换结果的MSB在CS下降沿输入到SDO线。
输入支持多个AD7767器件共用同一SDO线。
这样,用户就可以选择合适的器件,只需向器件提供一个逻辑低电平CS信号,以使能该器件的SDO引脚便可实现。
详情参见AD7767接口部分。
Rev.C|Page10of24典型工作特性02040608010012014016018008k16k24k32k40k48k56k64kAMPLITUDE(dB)FREQUENCY(Hz)06859-10102040608010012014016018008k16k24k32k40k48k56k64kAMPLITUDE(dB)FREQUENCY(Hz)06859-10402040608010012014016018004k8k12k16k20k24k28k32kAMPLITUDE(dB)FREQUENCY(Hz)06859-10502040608010012014016018004k8k12k16k20k24k28k32kAMPLITUDE(dB)FREQUENCY(Hz)06859-102020406080100120140160180106k0204060801001201401601801012k8k4kAMPLITUDE(dB)FREQUENCY(Hz)6k06859-10612k8k4kAMPLITUDE(dB)FREQUENCY(Hz)06859-103AD7767AVDD=DVDD=2.5V5%,VDRIVE=1.8V至3.6V,VREF=5V,MCLK=1MHz,共模输入=VREF/2。
除非另有说明,TA=25C。
所有FFT均利用8192个样本和4阶Blackman-Harris窗函数产生。
图7.AD7767FFT,1kHz,0.5dB输入音图10.AD7767FFT,1kHz,6dB输入音图11.AD7767-1FFT,1kHz,6dB输入音图8.AD7767-1FFT,1kHz,0.5dB输入音图9.AD7767-2FFT,1kHz,0.5dB输入音图9.AD7767-2FFT,1kHz,0.5dB输入音Rev.C|Page11of2402040608010012014016018008k16k24k32k40k48k56k64kAMPLITUDE(dB)FREQUENCY(Hz)06859-10702040608010012014016018004k8k12k16k20k24k28k32kAMPLITUDE(dB)FREQUENCY(Hz)06859-108020406080100120140160180106k12k8k4kAMPLITUDE(dB)FREQUENCY(Hz)06859-10902040608010012014016018008k16k24k32k40k48k56k64kAMPLITUDE(dB)FREQUENCY(Hz)TONEA=49.7kHzTONEB=50.3kHzSECOND-ORDERIMD=133.71dBTHIRD-ORDERIMD=109.05dB06859-11002040608010012014016018004k8k12k16k20k24k28k32kAMPLITUDE(dB)FREQUENCY(Hz)TONEA=24.7kH
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- AD7767 cn
![提示](https://static.bingdoc.com/images/bang_tan.gif)