计算机组成原理考试1.docx
- 文档编号:14869491
- 上传时间:2023-06-28
- 格式:DOCX
- 页数:27
- 大小:41.28KB
计算机组成原理考试1.docx
《计算机组成原理考试1.docx》由会员分享,可在线阅读,更多相关《计算机组成原理考试1.docx(27页珍藏版)》请在冰点文库上搜索。
计算机组成原理考试1
计算机组成原理考试1
————————————————————————————————作者:
————————————————————————————————日期:
试卷1312222258
一、单4选1(题下选项可能多个正确,只能选择其中最佳的一项)
1、
下列说法中不正确的是______。
A:
每个程序的虚地址空间远大于实地址空间,也可以远小于实地址空间
B:
多级存储体系由Cache、主存和虚拟存储器构成
C:
Cache和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理
D:
当Cache未命中时,CPU可以直接访问主存,而外存与CPU之间则没有直接通路
答案:
A
2、
外存储器与内存储器相比,外存储器____。
A:
速度快,容量大,成本高
B:
速度慢,容量大,成本低
C:
速度快,容量小,成本高
D:
速度慢,容量大,成本高
答案:
B
3、在存储器芯片中,地址译码采用双译码方式是为了 。
A:
增加存储器容量
D.
B:
扩大地址范围
C:
减少存储单元数量
D:
减少存储单元选通线数量
答案:
D
4、
冯·诺依曼机工作的基本方式的特点是______。
A:
多指令流单数据流
B:
按地址访问并顺序执行指令
C:
堆栈操作
D:
存贮器按内容选择地址
答案:
B
5、
在下列存储器中,允许随机访问的存储器是( )
A:
半导体存储器
B:
磁鼓
C:
磁盘
D:
磁带
答案:
A
6、
存储周期是______。
A:
存储器的写入时间
B:
存储器的读出时间
C:
存储器进行连续读或写操作所允许的最短时间间隔
D:
存储器进行连续写操作所允许的最短时间间隔
答案:
C
7、
堆栈指针SP的内容是______。
A:
栈顶地址
B:
栈底地址
C:
栈顶内容
D:
栈底内容
答案:
A
8、
计算机的存储器采用分级方式是为了______。
A:
减少主机箱的体积
B:
解决容量、价格、速度三者之间的矛盾
C:
保存大量数据方便
D:
操作方便
答案:
B
9、
系统总线中控制线的功能是______。
A:
提供主存、I/O接口设备的控制信号响应信号
B:
提供数据信息
C:
提供时序信号
D:
提供主存、I/O接口设备的响应信号
答案:
A
10、
相联存储器是按______进行寻址的存储器。
A:
地址指定方式
B:
堆栈存储方式
C:
内容指定方式
D:
地址指定方式与堆栈存储方式结合
答案:
C
11、
假定下列字符码中有奇偶校验位,但没有数据错误,采用偶校校验的字符码是______。
A:
11001011
B:
11010110
C:
11000001
D:
11001001
答案:
D
12、
表示法主要用于表示浮点数中的阶码。
A:
原码
B:
补码
C:
反码
D:
移码
答案:
D
13、
CPU内通用寄存器的位数取决于______。
A:
存储器容量
B:
机器字长
C:
指令的长度
D:
CPU的管脚数
答案:
B
14、
按字节编址的存储器中,每个编址单元中存放______信息。
A:
1位
B:
8位
C:
16位
D:
64位
答案:
B
15、
下列说法中不正确的是______。
A:
变址寻址时,有效数据存放在主存中
B:
堆栈是先进后出的随机存储器
C:
堆栈指针SP的内容表示当前堆栈内所存储的数据的个数
D:
内存中指令的寻址和数据的寻址是交替进行的
答案:
C
16、
某机器字长16位,主存按字节编址,转移指令采用相对寻址,由两个字节组成,第一字节为操作码字段,第二字节为相对位移量字段。
假定取指令时,每取一个字节PC自动加1。
若某转移指令所在主存地址为2000H,相对位移量字段的内容为06H,则该转移指令成功转以后的目标地址是______
A:
2006H
B:
2007H
C:
2008H
D:
2009H
答案:
C
17、
DMA访问内存时让CPU进入等待状态,等待DMA的批数据访存结束后再恢复工作,这种情况称为() 。
A:
透明的DMA
B:
交替访问
C:
CPU等待
D:
周期挪用
答案:
D
18、
计算机系统采用层次化结构组成系统,从最上层的最终用户到最底层的计算机硬件,其层次化构成为______。
A:
高级语言机器—操作系统机器—汇编语言机器—机器语言机器—微指令系统
B:
高级语言机器—汇编语言机器—机器语言机器—操作系统机器—微指令系统
C:
高级语言机器—汇编语言机器—操作系统机器—机器语言机器—微指令系统
D:
高级语言机器—汇编语言机器—操作系统机器—微指令系统—机器语言机器
答案:
C
19、
假定变量I,f,d数据类型分别为int,float和double(int用补码表示,float和double分别用IEEE754单精度和双精度浮点数据格式表示),已知i=785,f=1.5678,d=1.5若在32位机器中执行下列关系表达式,则结果为真是______
(I)i=(int)(float)i (II)f=(float)(int)f (III)f=(float)(double)f (IV)(d+f)-d=f
A:
仅I和II
B:
仅I和III
C:
仅II和III
D:
仅III和IV
答案:
B
20、
原码加减交替除法又称为不恢复余数法,因此______。
A:
不存在恢复余数的操作
B:
当某一步运算不够减时,做恢复余数的操作
C:
仅当最后一步余数为负时,做恢复余数的操作
D:
当某一步余数为负时,做恢复余数的操作
答案:
D
21、原码乘法是( )。
A:
先取操作数绝对值相乘,符号位单独处理
B:
用原码表示操作数,然后直接相乘
C:
被乘数用原码表示,乘数取绝对值,然后相乘
D:
乘数用原码表示,被乘数取绝对值,然后相乘
答案:
A
22、
.在CPU的寄存器中,______对用户是完全透明的。
A:
程序计数器
B:
指令寄存器
C:
状态寄存器
D:
通用寄存器
答案:
B
23、
异步控制常用于____作为其主要控制方式。
A:
在单总线结构计算机中访问主存与外围设备时
B:
微型机的CPU控制中
C:
组合逻辑控制的CPU中
D:
微程序控制器中
答案:
A
24、
-1的8位补码表示是( )
A:
10000000
B:
00000001
C:
10000001
D:
11111111
答案:
A
25、
假定有4个整数用8位补码分别表示r1=FEH,r2=F2H,r3=90H,r4=F8H,若将运算结果存放在一个8位的寄存器中,则下列运算会发生溢出的是______
A:
r1*r2
B:
r2*r3
C:
r1*r4
D:
r2*r4
答案:
B
26、
______是构成控制信号序列的最小单位。
A:
微程序
B:
微命令
C:
微指令
D:
机器指令
答案:
B
27、
下列选项中的英文缩写均为总线标准的是( )
A:
PCI、CRT、USB、EISA
B:
ISA、CPI、VESA、EISA
C:
ISA、SCSI、RAM、MIPS
D:
ISA、EISA、PCI、PCI-Express
答案:
D
28、
在磁盘中实现输入输出的数据传送方式( )
A:
只采取程序查询等待方式
B:
只采取程序中断方式
C:
只采取DMA方式
D:
既有DMA方式,也有中断方式
答案:
C
29、
运算器和控制器合称为( )
A:
主机
B:
外设
C:
ALU
D:
CPU
答案:
D
30、
就取得操作数的速度而言,下列寻址方式中速度最快的是( )。
A:
直接寻址
B:
立即寻址
C:
间接寻址
D:
变址寻址
答案:
B
二、判断(判断下列说法正确与否,(纸答卷正确用√错误用×表示))
31、计算机辅助设计简称CAD。
答案:
√
32、中断屏蔽的作用是可以临时改变中断优先处理权。
答案:
√
33、磁盘存储器是一种随机存取存储器。
答案:
×
34、CPU在响应中断后可以立即响应更高优先级的中断请求。
答案:
×
35、计算机的指令越多,功能越强越好。
答案:
×
36、奇偶校验码的码距为1,所以可以发现1位数据错误。
答案:
×
37、计算机的内存由RAM和ROM两种半导体存储器组成。
答案:
√
38、微机使用过程中,如果突然断电,RAM和ROM中保存的信息会全部丢失。
答案:
×
39、由于DRAM靠电容存储电荷,所以需要定期刷新。
答案:
√
40、
DRAM和SRAM都是易失性半导体存储器。
答案:
√
41、变址寻址需要在指令中提供一个寄存器编号和一个数值。
答案:
√
42、时序发生器是控制器的主要部件之一。
答案:
×
43、集中式总线控制中,定时查询方式下,各设备的优先级是固定不变的。
答案:
×
44、一般采用补码运算的二进制减法器,来实现定点二进制数加减法的运算。
答案:
×
45、尾数部分只进行乘法和除法运算。
答案:
×
三、填空(在空白处填上正确的文字、得数、编号或图形)
46、运算器的两个主要功能是:
A.______,B.______。
答案:
A.算术运算 B.逻辑运算
47、提高主存速度的方法有:
缩短存储器的读出时间或加长存储器的字长,采用(A),采用(B),采用多体交叉存储器和采用相联存储器等。
答案:
A多端口存储器B高速缓存
48、CPU能直接访问A.______ 和B.______ ,但不能直接访问磁盘和光盘。
答案:
A.cache B.主存
49、
指令格式是指令用A.______表示的结构形式,通常格式中由操作码字段和B.______字段组成。
答案:
A.二进制代码 B.地址码
50、SRAM依靠(A)原理保存信息,单元电路复杂,速度较DRAM快;DRAM依靠(B)原理保存信息,单元电路相对简单,但由于电荷的泄漏,需要定时刷新。
答案:
A双稳态触发器B小电容
51、指令寻址主要采用(A)和(B)两种方式;数据寻址有多种寻址方式,其目的是获得本条指令执行所需要的操作数。
答案:
A顺序寻址B跳跃寻址
52、一位十进制数,用BCD码表示需A.______位二进制码,用ASCII码表示需B.______位二进制码。
答案:
A.4 B.7
53、
机器字长是指(A )。
通常与CPU的寄存器的位数有关,字长越长,数的表示范围(B ),精度也越高。
机器字长也会影响计算机的运算速度。
答案:
A:
CPU一次能处理的数据的位数 B:
越大
54、
常用的I/O编址方式有两种:
(A),(B)。
答案:
A:
独立编址 B:
统一编址
55、浮点数加法运算的过程分为零检查 、(A)、 尾数相加 、(B )和舍入处理和溢出检查。
答案:
A对阶 B规格化
56、在输入输出系统中,软件控制方式包括A_____方式和B________方式。
答案:
A程序查询 B中断
57、
总线判优控制解决多个部件同时申请总线时的使用权分配问题;常见的集中式总线控制有三种:
链式查询、(A)、(B)。
答案:
A:
计数器查询 B:
独立请求
58、
若想提高数据传输率,可以(A)、(B)或者减少总线传输周期包含的时钟周期个数。
答案:
A:
提高字长 B:
改进结构
59、
计算机区分指令和数据有以下2种方法:
(1)通过不同的时间段来区分指令和数据,即在取指令阶段(或取指微程序)取出的为(A ),在执行指令阶段(或相应微程序)取出的即为(B )。
答案:
A:
指令 B:
数据
60、
PC:
ProgramCounter,程序计数器,其功能是(A ),并可自动计数形成下一条指令地址。
答案:
A:
存放当前指令或下一条指令的地址
四、名词解释(解释下列名词,缩写应先写(译)出全文再解释)
61、
运算器
答案:
计算机中完成运算功能的部件,则ALU和寄存器构成。
62、写回法
答案:
cache命中时的一种更新策略,写cache时不写主存,而当cache数据被替换出去时才写回主存。
63、小数端
答案:
高位数据和低位数据在存储器中的存储次序,将多字数据的最低字节存储在最小地址位置。
64、
微程序
答案:
存储在控制存储器中的完成指令功能的程序,由微指令组成。
65、CISC
答案:
:
复杂指令系统计算机
五、简答题()
66、
简述CPU的主要功能。
答案:
CPU主要有以下四方面的功能:
(1) 指令控制:
程序的顺序控制,称为指令控制。
(2) 操作控制:
CPU管理并产生由内存取出的每条指令的操作信号,把各种操作信号送往相应部件,从而控制这些部件按指令的要求进行动作。
(3) 时间控制:
对各种操作实施时间上的控制,称为时间控制。
(4) 数据加工:
对数据进行算术运算和逻辑运算处理,完成数据的加工处理。
67、
运算器中有哪些寄存器?
答案:
答:
寄存器是运算器中临时存放数据的的部件。
运算器中有存储数据的寄存器,存放一些中间运算结果等。
保存指令的寄存器、运算状态的寄存器,保存存储器地址的寄存器。
68、
什么叫刷新?
为什么要刷新?
说明刷新有几种方法。
答案:
解:
刷新:
对DRAM定期进行的全部重写过程;
刷新原因:
因电容泄漏而引起的DRAM所存信息的衰减需要及时补充,因此安排了定期刷新操作;
常用的刷新方法有三种:
集中式、分散式、异步式。
集中式:
在最大刷新间隔时间内,集中安排一段时间进行刷新,存在CPU访存死时间。
分散式:
在每个读/写周期之后插入一个刷新周期,无CPU访存死时间。
异步式:
是集中式和分散式的折衷。
69、
什么是指令周期、机器周期和时钟周期?
三者有何关系?
答案:
CPU每取出并执行一条指令所需的全部时间叫指令周期;机器周期是在同步控制的机器中,执行指令周期中一步相对完整的操作(指令步)所需时间,通常安排机器周期长度=主存周期;时钟周期是指计算机主时钟的周期时间,它是计算机运行时最基本的时序单位,对应完成一个微操作所需的时间,通常时钟周期=计算机主频的倒数。
70、
I/O设备有哪些编址方式,各有何特点?
答案:
统一编址和独立编址。
统一编址是在主存地址中划出一定的范围作为I/O地址,这样通过访存指令即可实现对I/O的访问。
但主存的容量相应减少了。
独立编址,I/O地址和主存是分开的,I/O地址不占主存空间,但访存需专门的I/O指令。
六、综合应用题()
71、CPU执行一段时间后,Cache完成存取的次数为3900次,主存完成的存取次数为100次,已知Cache的存取周期为40ns,主存的存取周期为240ns。
试求
(1)Cache/主存系统的命中率?
(2)Cache/主存系统的平均访问时间?
(3)Cache/主存系统的效率?
(4)基于什么原理设置的Cache/主存系统?
(5)Cache和主存之间以什么样的单位进行传送?
答案:
解:
(1)命中率h=3900/(3900+100)=97.5%
(2)平均访问时间Ta=h*Tc+(1-h)*Tm=0.975*40+0.025*240=39+6=45ns
(3)Cache/主存系统的效率=Tc/Ta=40/45=89%
(4)程序访问的局部性
(5)块
72、
已知[x]补=0.11011, [y]补=0.00011,用补.码加减法计算x+y和x-y(写出结果的二进制表示),并指出结果是否溢出、
答案:
[x]补+[y]补=00.11011+00.00011=00.11110 无溢出
[x]补-[y]补=0.11011+11.11101= 00.11000 无溢出
73、
设计一套指令系统的操作码编码方案,指令长度为36位,需要实现的指令要求如下:
1)7条三操作数指令,其中两个操作数的地址各15位,另一操作数为3位的寄存器;
2)500条双操作数指令,其中一个操作数的地址为15位,另一操作数为3位的寄存器;
3)50条无操作数指令。
答案:
OP
地址码1
地址码2
地址码3
000
110
15位
15位
3位
111
111
000000000000000
000000111110011
15位
3位
111
111
000000111110100
000001000100101
74、
假设(R)=1000,(1000)=2000,(2000)=3000,(PC)=4000,(Ri)=1000,(Rb)=2000,问在以下寻址方式下访问到的操作数的值是什么?
(1)寄存器寻址 R
(2)寄存器间接寻址 (R)
(3)直接寻址 1000
(4)存储器间接寻址 (1000)
(5)相对寻址 -2000(PC)
(6)立即数寻址 #2000
(7)变址寻址 1000(Ri)
(8)基址寻址 -1000(Rb)
(9)基址变址寻址 -2000(Ri)(Rb)
答案:
(1)寄存器寻址 R 1000
(2)寄存器间接寻址 (R) 2000
(3)直接寻址 1000 2000
(4)存储器间接寻址 (1000) 3000
(5)相对寻址 -2000(PC) 3000
(6)立即数寻址 #2000 2000
(7)变址寻址 1000(Ri) 3000
(8)基址寻址 -1000(Rb) 2000
(9)基址变址寻址 -2000(Ri)(Rb) 2000
75、
某机采用微程序控制方式,微指令字长24位,采用水平型编码控制的微指令格式,采用断定方式,共有微命令30个构成4个相斥类,各包含5个、8个、14个和3个微命令,外部条件共3个。
①控制存储器的容量应为多少?
②设计出微指令的具体格式。
答案:
水平型微指令的格式为:
控制字段
判别测试字段
下地址字段
控制字段分为4组,分别表示微命令的4个相斥类,各组的长度为3位(表示5个微命令)、3位(表示8个微命令)、4位(表示14个微命令)、2位(表示3个微命令),所以控制字段共需3+3+4+2=12位。
外部条件有3个,所以判别测试条件字段有2位。
下地址字段为(24-13-2=9)位。
相斥类1
相斥类2
相斥类3
相斥类4
判别测试字段
下地址字段
3位
3位
4位
2位
2位
9位
76、
参见图1,这是一个二维中断系统,请问:
① 在中断情况下,CPU和设备的优先级如何考虑?
请按降序排列各设备的中断优先级。
② 若CPU现执行设备C的中断服务程序,IM2,IM1,IM0的状态是什么?
如果CPU执行设备H的中断服务程序,IM2,IM1,IM0的状态又是什么?
③ 每一级的IM能否对某个优先级的个别设备单独进行屏蔽?
如果不能,采取什么方法可达到目的?
④ 若设备C一提出中断请求,CPU立即进行响应,如何调整才能满足此要求?
答案:
① ABCDEFGHI
② 111 001
③ 不可,将EI清零。
④ 将C单独取出来放在第3级上,使第3级最高,让IM3=0.
77、
一台计算机的主存容量为1MB,字长为32位,Cache的容量为512字,确定下列情况下主存和Cache的地址格式:
(1)直接映像的Cache,块长1字
(2)直接映像的Cache,块长8字
(3)组相联映像的Cache,块长1字,组内4块
答案:
(1)
标记
字块地址
块内地址
9
9
2
(2)
标记
字块地址
块内地址
9
6
5
(3)
标记
组地址
块内地址
11
7
2
78、
某存储器数据总线宽度为32bit,存储周期为250ns。
试问该存储器的带宽是多少?
答案:
解:
已知Tm=250ns,W=32bit
Bm=W*Fm=W/Tm
=32bit/(250*10-9s)=128*106bit/s=16*106B/s
79、
在一个32位的总线系统中,总线的时钟频率为133MHZ,假设总线最短传输周期为4个时钟周期,试计算总线的最大数据传输率。
答案:
1.总
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 原理 考试
![提示](https://static.bingdoc.com/images/bang_tan.gif)