3D封装中的TSV第四章.docx
- 文档编号:1632001
- 上传时间:2023-05-01
- 格式:DOCX
- 页数:35
- 大小:11.95MB
3D封装中的TSV第四章.docx
《3D封装中的TSV第四章.docx》由会员分享,可在线阅读,更多相关《3D封装中的TSV第四章.docx(35页珍藏版)》请在冰点文库上搜索。
3D封装中的TSV第四章
第四章薄晶圆的强度测量
4.1引言
晶圆减薄以及对薄晶圆的处理是3D集成电路以及Si集成中次要最关键的实现技术。
3D集成电路以及Si集成能如此流行,其中的一个原因就是堆叠起来的薄晶圆/芯片的总厚度比一个普通的晶圆/芯片还要薄,而更小的体积是是诸如智能手机和平板电脑等移动产品最青睐的特性。
薄晶圆的缺陷在于其会发生翘曲且强度极低,晶圆越薄,那么潜在的翘曲就会越大,强度会更低。
本章中将用压力敏感式电阻(简称压阻式)应力传感器测量薄晶圆的强度以及翘曲。
此外,还将提出晶圆背面磨削工艺对多层Cu-low-κ堆叠的纳观力学行为的影响。
4.2用于薄晶圆强度测量的压阻应力传感器
4.2.1问题描述
压阻式硅应力传感器是一种强大的原位测量应力的工具【1-10】,因其被视为潜在的测量半导体器件封装中的应力工具而广为人知【1-4】。
Edwards等人使用n-型压阻式应力传感器定性评估了塑性封装中的应力状态。
而要通过压阻式应力传感器得到量化结果,就存在多种确定压阻系数的不同校正方法【3,5-9】。
校正后的压阻硅应力传感器被广泛的用来评估硅芯片表面的应力,这些硅芯片都经过了芯片贴附,填充及密封等封装工艺【1,3,10】。
硅芯片与其他封装材料(如环氧树脂和基座或板)之间的热膨胀系数(CTE)存在较大不匹配度,在经过不同的封装步骤之后,硅芯片表面会产生较大的残余应力,范围为100MPa-200MPa之间【1,3,10】。
就3D集成而言,压阻硅应力传感器可以用来测量器件和转接板晶圆在所有加工过程中及之后的应力强度,如测量在晶圆减薄时,SiO2沉积,金属化以及电镀的时候。
本部分讨论当晶圆被嵌在切割胶带上并进行晶圆减薄之后,用来测量其强度及翘曲的压阻式应力传感器的设计、制造、校准以及使用方面的问题。
4.2.2压阻应力传感器的设计与制作
n-型应力传感器的设计布局如图4-1和图4-2所示。
传感器R1、R2、R3、R4分别沿着p-型[110]硅晶圆的[110]、[100]、[110]、[010]方向分布。
R1和R3的阻值大约为0.625kΩ,R2和R4约为0.932kΩ。
那些薄片的电阻大约为178Ω。
不同的电阻根据其尺寸的不同而具有不同的阻值,如R1和R3的大小为350×100μm,而R2和R4为420×80μm。
图4-1压阻式应力传感器莲座的布局
图4-2压阻式应力传感器实验芯片上的金属线及探测焊盘的光学图
n-型应力传感器通过常规方法安装在一个硅晶圆上。
首先,在p-型硅晶圆上长出个100-
的热二氧化硅(SiO2)层;其次,在晶圆上覆盖一个光敏电阻(PR),然后在要安装传感器的地方移除PR。
移除光阻以后,将砷嵌在p-型硅晶圆上以形成n-型电阻,最后将PR整体剥离晶圆。
PR被剥离以后,将4000-
的SiO2层通过等离子增强型化学气相沉积作用(PECVD)沉积到晶圆上,电阻氧化的接触窗被打开。
最后,TaN和其他所有的金属化合物共同沉积定模以形成电阻、金属镀膜线和探测焊盘间的金属接触。
在经过金属化合物定模以后,5000-
的SiO2层通过PECVD沉积在晶圆上并定模,以开刻探测焊盘。
图4-2是传感器芯片的一幅光学图,其中展示了金属镀膜线和探测焊盘,在一个5×5mm²的芯片的不同位置安置了4个传感器莲座。
4.2.3压阻应力传感器的校准
对于压阻式应力传感器而言,要表现出精良的测量效果,必须确定两大基本要素:
(1)加载时传感器可测量的阻值变化幅度,
(2)校准传感器所必要的压阻系数。
传感器校准包括根据已知的加载应力测量阻值的改变量,并通过压阻理论确定压阻系数【11】。
根据压阻理论,如果给图4-1所示的传感器莲座的[110]方向施加单轴应力,那么压阻系数可由下式给出:
(4-1)
(4-2)
其中,和,分别是应力引起的阻值改变量及第个传感器的阻值。
一旦知道了压阻系数(假设是平面应力情况),通过压阻传感器测量和的阻值改变量可以确定平面内应力分量()的大小。
(4-3)
(4-4)
校准压阻传感器的方法多种多样,如取一条包含多个传感器芯片的四点弯曲(4PB)法【3,5-10】,单个传感器的4PB法【8】,晶圆级别的真空吸盘法【9】以及静水压力载荷法【3】等。
本节使用长条上含多个传感器芯片的四点弯曲法来校准传感器,因为这种方法设置简单且有较多的文献数据可供参考【3,5-10】。
图4-3展示了校准压阻应力传感器的传感器条。
可以看到其尺寸为70×10mm²,两排共有28个传感器芯片。
然而,只有位于长条中心的传感器莲座在校准中用到。
关注区域
应力传感器条带
图4-3四点弯曲(4PB)法的设置及确定压阻系数的样品
为了用传感器长条的4PB这种校准方法,需要将传感器条固定并通过加载仪器对长条进行加载,显微镜观察探测焊盘,两个微型探针检测传感器焊盘,万用表测量传感器阻值,如图4-3所示。
因此,使用Instron公司的微型测试仪,用其包含的100-N加载单元施加一个给定的力(2F)在长条上。
4PB的固定方法示意图也在图4-3中给出。
如图4-4所示,一个统一单轴张应力,通过这种4PB固定方式施加于传感器平面上,这个应力可以根据标准4PB理论,由所加载荷2F计算求得:
(4-5)
背面
传感器所在面
传感器所在面
背面
图4-4传传感器长条的弯曲示意图,其中(a)是零应力状态(b)传感器平面的拉应力状态
其中,L是加载跨度,d是支撑跨度,h是长条宽度,t是长条(芯片)厚度。
由加载引起的长条偏转比较小,并且t和h相较于d和L较小的时候,上面的公式精确度较高[8]。
因此,本章分别选取L、d、h、t为50、20、10和0.73mm。
在校准时,在没有任何加载的时候先测量一次应力传感器的电阻值。
然后依次将载荷(增量从4N到24N)施加到使用4PB法固定的传感器长条上并用Instron的微型测试仪加载测试,相应的阻值通过微型探针和万用表进行测量。
考虑到读数的差异,至少要从两个晶圆上取八组传感器长条进行测量取其平均值。
图4-5说明传感器阻值是施加载荷的函数。
可以看出n-型传感器电阻随着载荷的增大而减小。
为了从阻值和加载数据曲线得出压阻系数,需要求出纵向阻值改变量(即)对加载曲线的斜率如图4-6所示,根据式(4-1)和(4-2)计算并列在表4-1中。
图4-5如图所示传感器阻值为应用应力的函数
应用应力(MPa)
阻值(kohm)
图4-6传感器标准化阻值的改变量作为应用应力的函数
标准化阻值改变量
应用应力(MPa)
-1.98×10-4MPa-1
-1.06×10-4MPa-1
表4-1一个n-型应力传感器的压阻系数
分别求得n-型传感器的压阻系数
以及
为-1.98×10-4和-1.06×10-4MPa-1。
这些压阻系数值与之前报告中的相符【2】。
一旦确定了n-型传感器的压阻系数
以及
,就可通过将阻值改变量()和初始阻值()带入到式(4-3)和(4-4)中求得。
下面将用压阻应力传感器评估经过减薄(背面磨削)及装配到切割胶带后的晶圆的应力。
4.2.4减薄(背面磨削)后晶圆的应力
为了研究晶圆减薄对晶圆应力的影响,三个初始条件相同(730μm厚)的传感器晶圆被减薄到不同的厚度,即400、200和100μm【12】。
采用一种商业化背面磨削机器(OkamonoGNX200)进行晶圆减薄操作,主要有三个步骤:
粗磨,细磨和抛光。
在粗末阶段,工艺参数如磨削砂轮的啮合尺寸、主轴转速、工作台速度以及进给速度分别为:
600号砂轮,3000rpm,230rpm,180-190μm/min;而在细磨阶段,以上参数分别为:
2000号砂轮,3400rpm,230rpm和12-16μm/min。
最后抛光是在200cc/min的浆液流动量,150g/cm²的加载,230rpm焊盘转速和210rpm夹头速度下进行。
晶圆减薄后,在传感器晶圆和原来相同的9个位置测量阻值(如图4-7所示),对于减薄到100μm厚的晶圆,应力分量通过式(4-3)和(4-4)求得并列在表4-2中。
可以发现在减薄后的晶圆上主要表现出压应力。
图4-8说明平均应力与晶圆厚度呈函数关系,显然可以看到面内应力(压应力)随着晶圆厚度的减小而呈指数增大。
图4-7晶圆上测量应力的位置
晶圆厚度(μm)
应力(MPa)
图4-8平面上的应力的变化是晶圆厚度的函数
400
μm
应力σy(MPa)
20.3
-3.9
-28.1
-28.1
-3.9
7.1
20.3
23.8
31.9
4.4
22.1
应力σx(MPa)
12.8
-11.5
-35.7
-35.7
-11.5
-15.0
12.8
1.2
9.3
-8.1
18.9
200
μm
应力σy(MPa)
-7.4
-8.5
-52.3
-20.0
-12.0
-3.9
-7.4
-13.0
4.2
-13.4
16.0
应力σx(MPa)
0.1
-31.1
-60
-27.6
-19.5
-11.5
0.1
-50.8
-3.4
-22.6
21.9
100
μm
应力σy(MPa)
-23.6
-24.6
-89.2
-48.8
-44.3
-24.6
-44.3
-56.9
-20.0
-41.8
22.2
应力σx(MPa)
-16.0
-47.3
-112
-71.6
-51.9
-47.3
-51.9
-79.7
-27.6
-56.1
28.6
晶圆厚度
位置号
1
2
3
4
5
6
7
8
9
平均值
SD
表4-2减薄至不同厚度的器件晶圆,用n-型传感器测量其上的不同位置的平
面应力分量σx和σy
通过测量初始晶圆和背面磨削后晶圆的弯曲轮廓及翘曲,便可以进一步确定传感器晶圆压应力的大小。
晶圆的翘曲通过33点测量法进行测量,结果展示在图4-9中,测量值列在表4-3中。
翘曲由正到负的过渡说明传感器晶圆平面的应力状态由拉应力转为了压应力状态。
这个应力状态的转变过程可以籍对传感器晶圆加工材料和参数的研究来理解。
图4-9(a)原始晶圆和(b)减薄后100μm厚的晶圆的翘曲数据以及弯曲轮廓线
晶圆厚度(μm)
挠度(μm)
730(初始)
8.1
400
9.9
200
-3.9
100
-9.2
表4-3传感器晶圆的翘曲说明了随着晶圆厚度减小,挠度从正向负的一个转变
基本上传感器晶圆包含了两层材料,第一层(底层)是单晶硅层,第二层(顶层)主要是9000
的等离子增强型化学气相沉积(PECVD)的二氧化硅。
在大约400℃下SiO2通过PECVD法沉积到硅晶圆上。
因此,当传感器晶圆冷却到室温时,由于薄二氧化硅层(CTE=0.56×10-6/K【13】)和硅基座层(CTE=2.33×10-6/K【13】)热膨胀程度不匹配,复合传感器会产生弯曲(向上的弧形),使晶圆顶部产生拉应力。
图4-10是传感器晶圆上产生的弯曲力的示意图,这个力是在晶圆加工过程中产生的,因此看出在初始室温下器件晶圆表面受拉应力,图4-9a中初始晶圆的弯曲轮廓可以验证晶圆表面受到拉应力。
然而,应力传感器应该检测到室温下初始器件晶圆的表面应力为“无应力状态”,这是应力测量的参考点。
因此,如果器件晶圆表面的拉应力减小,那么应力传感器将会检测到压应力存在,与此理论相同的现象在本章已经观察到。
硅层厚度减小,从而刚度减小,导致减薄的器件晶圆表面的压应力增大(拉应力减小),也会导致硅晶圆背面面内损伤,晶圆背面磨削时强加的热机械应力等也会导致与上面相同的现象。
受到张力作用的表面
晶圆
层
图4-10(a)400℃时PECVD硅氧化沉积(b)在室温下PECVD沉积两种情况下产生的弯曲力的示意图
用射电显微镜(TEM)观察经过背面磨削的硅晶圆得到其背面面内损伤,如图4-11所示。
从TEM观察所得分析发现无定形以及多晶的薄硅层(<200-nm)面内损伤很大,如背面磨削时,较大的移位和堆叠错误会在硅的表面形成。
这个面内损伤会诱发磨削后的硅晶圆产生内部应力【13】。
错位
多晶Si
无定形Si
图4-11经过背面磨削的硅晶圆形成了一个薄的(<200nm)无定形以及多晶硅层,有许多错位的TEM图
为了进一步理解背面磨削后的晶圆产生残余应力的机制,使用知名的斯托尼公式【14】做一个简单的定量分析。
基于此公式,具有偏转角δ的圆形复合膜基板的残余应力可以表示为【13】
(4-6)
其中E是基板材料的杨氏模量,μ是基板材料的泊松比,d是基本厚度,t是膜厚度,l是板半径。
当把晶圆半径,厚度,翘曲数据和物理常量(E=10,890kg/mm²和μ=0.42)【15】带入到式(4-6),就可以算出背面磨削后的器件晶圆应力,其值列在表4-4中。
计算得到的应力值说明,正如前面讨论的一样,初始器件晶圆的表面有拉应力,经过背面磨削拉应力减小并变为压应力。
晶圆厚度(μm)
计算得到的应力(MPa)
标准化计算得到的应力(MPa)
730(初始)
29.4
0
400
10.8
-18.6
200
-1.1
-30.5
100
-0.6
-30.0
表4-4通过Stoney公式以及巧取数据计算得到的经过背面磨削的晶圆的应力
计算得到的应力和通过压阻应力传感器测量得到的平均应力进行比较。
为了进行比较,要对计算得到的应力进行标准化,这是因为用传感器测量,初始时器件晶圆上的应力被认为是0。
图4-12对比了测量和计算得到的应力之间的差别。
由图明显看到在晶圆厚度不超过200μm时,随着厚度增加,两种方法呈现几乎同样的压应力增大的趋势。
然而,在厚度大过200μm时,计算得到的应力与测量应力的趋势开始偏离。
晶圆厚度(μm)
应力(MPa)
测量值
计算值
图4-12计算和测量得到的应力值均为晶圆厚度的函数
除此之外,在测量应力与计算得到的应力间还存在一差值。
这个差值和应力趋势的偏离在两个因素下会发生。
第一是Stoney公式计算的是薄膜上产生的应力,而传感器测量得到的应力产生于硅晶圆顶层压阻传感器安装的位置。
尽管这两个层很接近,它们的位置以及材料却都不同。
第二点是表面面内损伤作用的结果,损伤发生在硅晶圆的表面(见图4-11),是由背面磨削工艺引起。
由于表面内部损伤会引起磨削后硅晶圆内部应力,对于全局残余应力确切的影响便不能由薄膜Stoney公式来计算了。
通过以上分析,已经知道尽管Stoney公式可以提供一些关于背面磨削后晶圆应力的信息,却不能完全揭示背面磨削工艺对薄器件晶圆上应力的精确影响。
对于厚度小于100μm的薄晶圆更是如此,因为在这种级别的晶圆里,表面内损伤要更加靠近晶圆的正面。
因此,要用一些特别的测量技术,如本章中的压阻式应力传感器,来分析经过背面磨削的薄晶圆上的应力。
4.2.5切割胶带上晶圆的应力
切割工艺的参数包括:
切削压强0.3MPa,速度10mm/s,胶带厚度70μm,且在室温下切割。
当胶带安装后,晶圆在70℃下烘烤15分钟以增强切割胶带和晶圆间的粘合强度。
烘烤后,切割环和多余切割胶带(没有包裹住晶圆的那部分胶带)要被从晶圆上除去。
图4-13展示了一个贴装到切割胶带上的400μm的薄晶圆。
建议取9个位置来测量阻值,如图4-14所示。
面内应力分量由式(4-3)和(4-4)求解确定,它们的平均值如图4-13所示。
可以看出安装切割胶带增大了拉应力,400μm厚的晶圆上呈现拉应力,而100μm厚晶圆上呈现压应力,量级却减小了很多。
这些和切割胶带粘在一起的晶圆上存在的拉应力和压应力进一步由晶圆弯曲轮廓和翘曲值证明(通过33点测量法得到),如图4-14和表4-5分别说明。
晶圆厚度(μm)(b)
应力(MPa)
图4-13(a)安装在切割胶带上的400μm厚的薄晶圆的光学图(b)安装到切割胶带上的薄晶圆表面的面内应力
表4-5安装到切割胶带后的不同厚度的传感器晶圆的翘曲
晶圆厚度(μm)
挠度(μm)
400
21.5
200
-20.8
100
-29.5
图4-14安装到切割胶带上的两种薄晶圆(a)400μm厚(b)100μm厚的翘曲数据和弯曲轮廓
安装有切割胶带的传感器晶圆的应力状态的改变可以通过切割胶带安装过程进行说明。
切割胶带安装过程实际上是一个贴合过程,其中切割胶带被拉伸并沿着晶圆的背面进行贴合。
之后,由于切割胶带本身的粘弹性,它试图回到原来的形状。
因此,经过贴合,切割胶带的回缩导致在传感器晶圆上产生一个向下的弯曲力,并使晶圆的上表面承受拉应力。
这种现象的影响就如同CTE不匹配引起的影响一样,只是这种现象下,应力是由伸长的聚合物胶带的回缩引起的。
4.2.6小结与建议
一些重要的结果和推荐总结如下:
·现阶段已经成功地设计、制造并且校准了压阻式应力传感器,测量得到的压阻系数与之前报道中提提到的研究结果一致。
·由应力传感器测量的结果发现背面磨削会在薄器件晶圆的表面产生压应力,且这个压应力会随着晶圆厚度的减小而呈指数增大趋势。
在厚度为100-μm的薄晶圆上,平均压应力为56MPa时在局部某些位置的压应力会增大到112MPa,因此应力传感器可以用来监测由于晶圆背面磨削而产生的应力的发展情况,也可以据此选择恰当的工艺参数及材料,如选择应力松弛的等离子蚀刻工艺和低温PECVD氧化作为电介质材料。
·将薄晶圆安装到切割胶带上时,发现晶圆上的应力状态由受压转变为受拉。
在厚度为400-μm的薄晶圆上,由于切割胶带的粘弹性行为,晶圆上的应力由8MPa(受压)转变为64MPa(受拉),说明了晶圆在切割胶带安装过程中承受了剧烈的应力变化,因此需要用恰当的处理方式来克服这种问题,如添加对晶圆的支撑。
4.3晶圆的背面磨削对Cu-low-κ的力学行为的影响
4.3.1问题描述
减薄后晶圆芯片的强度很差,这是由刮擦,晶粒缺陷以及在背面磨削时产生的应力等引起的【16】。
迄今为止,许多研究人员通过评估接地面的质量,已经大量的研究了在晶圆减薄/背面磨削工艺中芯片强度的问题【16-21】。
由于薄晶圆的厚度很小,芯片的强度会慢慢弱化;此外,一些学者还发现了背面磨削造成的藏在表面下的损伤【22】。
Blech等发现了晶圆背面的机械磨削对晶圆变形的影响【23】。
HohHueyJiun等考虑了减薄后晶圆的表面粗糙度以及通过应力释放法移除厚度的多少对芯片断裂强度的影响【21】。
除了减薄后晶圆的表面粗糙度外,磨削方向也同样对芯片的断裂强度有很大影响【24】。
减薄后晶圆的单片化总是很难处理,因切条过程会引起晶圆侧切并产生粗糙的边缘。
Chen等发现对于超薄的芯片,在磨削前进行切条是一个很好的解决上述问题的方案,它能提高芯片强度10-15%【20】。
在背面磨削过程中,很难保持芯片的初始强度不降低,但是通过采用应力释放法可以将磨削后强度降低量控制在一定范围。
通常应用的应力释放法包括湿化学蚀刻,干蚀刻或等离子蚀刻,干燥抛光以及化学机械抛光(CMP)【25,26】。
近些年来,在芯片强度评价法的帮助下,许多研究人员广泛地评估了背面磨削工艺的质量。
可以用多种不同的机械测试技术来获得减薄后晶圆的芯片强度,如用三点弯曲测试法,四点弯曲测试法,ball-on-ring测试法,ball-breaker测试法,ring-on-ring测试法。
但一些工艺及材料参数对这些测试方法有很大影响,如表面粗糙度或者表面处理工艺,减薄程度,应力释放过程以及切条边缘的质量【20-23,25,26】。
然而,现有的关于磨削过程对芯片有效作用面的影响的文献很有限,因此很有必要深入研究晶圆背面磨削对芯片有效作用面的影响。
在这部分,使用纳米压痕及纳米划痕技术并结合射电显微镜来分析背面磨削工艺对Cu-low-κ晶圆堆叠的有效作用面的影响。
通常芯片的有效作用面厚约几微米,因此不能用常规的芯片强度评价法进行研究。
因此,我们选用更加复杂的纳米压痕和纳米划痕法来进行研究。
用纳米压痕和纳米划痕法分别对常规的(没有经过背面磨削)和经过背面磨削的堆叠晶圆进行试验以研究其断裂强度,弹性模量,硬度及一致性强度。
一般情况,经过背面磨削,减薄后的晶圆的芯片强度急剧减小。
然而,在这个研究中,我们观察到背面磨削后Cu-low-κ晶圆堆叠的力学性能有所强化。
因此我们可以认为,一方面,背面磨削工艺在一定程度降低芯片强度;另一方面,它也会增强Cu-low-κ晶圆堆叠的力学完整性。
4.3.2实验过程
试件的制备
本文中使用的试件【17】是多层低-κ堆叠,包含15种不同薄膜,如SiN,USG,Blok(SiC)以及黑钻石(BD低-κ),如图4-15所示。
所有的样品都存放在一个环境要求达到1000标准的无尘半导体工艺处理室里,且是从8个相同的硅晶圆【100】上制备得到。
本研究所采用的测试结构是专门用来研究黑钻石(低-κ)的完整性的,而这三种金属化合物组成的Cu-low-κ结构与BD又很相似。
因此,根据后端制程(BEOL)连接设计要求,本结构有三层不同水平的黑金刚石低-κ层,且并不存在任何铜金属线。
多层低-κ堆叠的试件的总厚度大约为3400nm。
要制备不含金属线试件的主要目的在于,实际中低-κ堆叠区域要比含金属线的区域更脆弱。
因此,这项研究提供了关于低-κ测试结构在背面磨削过程中响应的前景展望。
图4-15多层(15层)Cu-低-κ堆叠试件
背面磨削过程
使用一种商业化背面磨削系统(Disco公司,日本)来对低-κ堆叠晶圆进行晶圆减薄处理。
减薄过程中,首先,使用300号颗粒砂轮进行粗磨,然后用2000号颗粒的砂轮进行精磨,最后通过干抛光来去除表面下的损伤。
干抛光是Disco公司发明的一种特殊的应力释放工艺,使用的是不添加任何化学物质的8000号颗粒。
采用这种方式的主要目标是提供给磨削后的晶圆超高的稳定性【27】。
纳米压痕测试
纳米压痕是一种强大的力学特性测试技术,与传统的硬度测试方法类似,不同的是通过一种叫做纳米压痕仪的特殊设备作用在微小尺寸上。
这种方法是通过用一个力学性能已知材料的压头去压我们感兴趣的另一种力学性能未知的材料。
纳米压痕技术独特的优势在于它不仅能像传统方法那样只能测试材料的硬度,通过纳米压痕曲线可以同时获得材料的硬度和弹性模量【28】。
此外,这项技术还能确定残余应力,弹塑性行为,蠕变,释放特性,疲劳以及断裂韧性。
本研究中,用具有连续刚度测量(CSM)属性以及Berkovish型压头的纳米压痕仪XP(美国MTS公司)进行测量。
CSM属性具有的独特优势在于使力学特性成为压入深度的函数。
在纳米压痕实验中,CSM的实现是通过施加一个相对较高频率(45Hz)简协力来增加载荷使其不出现完全离散的卸载循环。
高频的使用避免了一些因素如蠕变,粘弹性和热漂移对CSM法产生的模糊影响。
在纳米压痕测试法中,给样品施加一个载荷,记录相应的压入深度的连续变化情况,并作出载荷-位移曲线。
不需要再想象测试样品的硬度有多大,直接就可以从载荷-位移曲线求出硬度和弹性模量,只需要使用Oliver和Pharr方法【28】。
三个载荷-位移曲线的主要参数在评定材料力学性能时起关键作用,他们是
(1)最大载荷Pmax,
(2)最大位移hmax和(3)从初始载荷曲线计算得到的S=dP/dh。
力学性能的精度以及可重复性主要取决于这些值与纳米压痕实验的匹配程度。
硬度H和弹性模量E可由下面的Oliver和Pharr给出的方程进行计算【28】:
(4-7)
以及
(4-8)
其中,υ是泊松比,dP/dh。
是压痕卸载曲线初始斜率,P
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 封装 中的 TSV 第四