eda选择题 电子设计自动化.docx
- 文档编号:16574111
- 上传时间:2023-07-14
- 格式:DOCX
- 页数:22
- 大小:21.85KB
eda选择题 电子设计自动化.docx
《eda选择题 电子设计自动化.docx》由会员分享,可在线阅读,更多相关《eda选择题 电子设计自动化.docx(22页珍藏版)》请在冰点文库上搜索。
eda选择题电子设计自动化
1.大规模可编程器件主要有FPGA、CPLD两类,下列对CPLD结构与工作原理的描述中,正确的是__C___。
A.CPLD即是现场可编程逻辑器件的英文简称;
B.CPLD是基于查找表结构的可编程逻辑器件;
C.早期的CPLD是从GAL的结构扩展而来;
D.在Altera公司生产的器件中,FLEX10K系列属CPLD结构;
2.综合是EDA设计流程的关键步骤,综合就是把抽象设计层次中的一种表示转化成另一种表示的过程;在下面对综合的描述中,____C_____是错误的。
A.综合就是将电路的高级语言转化成低级的,可与FPGA/CPLD的基本结构相映射的网表文件;
B.综合可理解为,将软件描述与给定的硬件结构用电路网表文件表示的映射过程,并且这种映射关系不是唯一的;
C.综合是纯软件的转换过程,与器件硬件结构无关;
D.为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约束。
3.IP核在EDA技术和开发中具有十分重要的地位,IP分软IP、固IP、硬IP;下列所描述的IP核中,对于硬IP的正确描述为____B______。
A.提供用VHDL等硬件描述语言描述的功能块,但不涉及实现该功能块的具体电路;
B.提供设计的最总产品----掩膜;
C.以网表文件的形式提交用户,完成了综合的功能块;
D.都不是。
4.基于EDA软件的FPGA/CPLD设计流程为:
原理图/HDL文本输入→__B______→综合→适配→__________→编程下载→硬件测试。
①功能仿真②时序仿真③逻辑综合④配置⑤引脚锁定
A.③①B.①②C.④⑤D.④②
5.下面对利用原理图输入设计方法进行数字电路系统设计,那一种说法是不正确的_B_____。
A.原理图输入设计方法直观便捷,但不适合完成较大规模的电路系统设计;
B.原理图输入设计方法无法对电路进行功能描述;
C.原理图输入设计方法一般是一种自底向上的设计方法;
D.原理图输入设计方法也可进行层次化设计。
6.在VHDL语言中,下列对进程(PROCESS)语句的语句结构及语法规则的描述中,正确的是A_______。
A.PROCESS为一无限循环语句;敏感信号发生更新时启动进程,执行完成后,等待下一次进程启动。
B.敏感信号参数表中,应列出进程中使用的所有输入信号;
C.进程由说明部分、结构体部分、和敏感信号参数表三部分组成;
D.当前进程中声明的信号也可用于其他进程。
7.嵌套使用IF语句,其综合结果可实现_______A_。
A.带优先级且条件相与的逻辑电路;
B.条件相或的逻辑电路;
C.三态控制电路;
D.双向控制电路。
8.电子系统设计优化,主要考虑提高资源利用率减少功耗----即面积优化,以及提高运行速度----即速度优化;指出下列那种方法不属于速度优化:
_______A____。
A.资源共享B.流水线设计
C.寄存器配平D.关键路径法
9.在一个VHDL设计中idata是一个信号,数据类型为integer,下面哪个赋值语句是不正确的_D_______。
A.idata<=16#20#;
B.idata<=32;
C.idata<=16#A#E1;
D.idata<=B#1010#;
10.下列EDA软件中,哪一不具有时序仿真功能:
___D_____。
A.Max+PlusII
B.QuartusII
C.ModelSim
D.Synplify
1.IP核在EDA技术和开发中具有十分重要的地位;提供用VHDL等硬件描述语言描述的功能块,但不涉及实现该功能块的具体电路的IP核为__________。
A
A.软IPB.固IPC.硬IPD.都不是
2.综合是EDA设计流程的关键步骤,在下面对综合的描述中,_________是错误的。
D
A综合就是把抽象设计层次中的一种表示转化成另一种表示的过程;
B综合就是将电路的高级语言转化成低级的,可与FPGA/CPLD的基本结构相映射的网表文件;
C为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约束;
D综合可理解为,将软件描述与给定的硬件结构用电路网表文件表示的映射过程,并且这种映射关系是唯一的(即综合结果是唯一的)。
3.大规模可编程器件主要有FPGA、CPLD两类,下列对FPGA结构与工作原理的描述中,正确的是__C__。
AFPGA是基于乘积项结构的可编程逻辑器件;
BFPGA是全称为复杂可编程逻辑器件;
C基于SRAM的FPGA器件,在每次上电后必须进行一次配置;
D在Altera公司生产的器件中,MAX7000系列属FPGA结构。
4.进程中的变量赋值语句,其变量更新是_________。
A
A立即完成;
B按顺序完成;
C在进程的最后完成;
D.都不对。
5VHDL语言是一种结构化设计语言;一个设计实体(电路模块)包括实体与结构体两部分,结构体描述___________。
D
A器件外部特性;
B器件的综合约束;
C器件外部特性与内部功能;
D器件的内部功能。
6不完整的IF语句,其综合结果可实现________。
A
A.时序逻辑电路B.组合逻辑电路
C.双向电路D.三态控制电路
7子系统设计优化,主要考虑提高资源利用率减少功耗(即面积优化),以及提高运行速度(即速度优化);指出下列哪些方法是面积优化_________。
B
①流水线设计②资源共享③逻辑优化④串行化⑤寄存器配平⑥关键路径法
A.①③⑤B.②③④
C.②⑤⑥D.①④⑥
8下列标识符中,__________是不合法的标识符。
B
A.State0B.9moonC.Not_Ack_0D.signall
9关于VHDL中的数字,请找出以下数字中最大的一个:
__________。
A
a)2#1111_1110#
b)8#276#
c)10#170#
d)16#E#E1
10.下列EDA软件中,哪一个不具有逻辑综合功能:
________。
B
AMax+PlusII
BModelSim
CQuartusII
DSynplify
1大规模可编程器件主要有FPGA、CPLD两类,下列对CPLD结构与工作原理的描述中,正确的是___CD____。
A.CPLD是基于查找表结构的可编程逻辑器件;
B.CPLD即是现场可编程逻辑器件的英文简称;
C.早期的CPLD是从GAL的结构扩展而来;
D.在Xilinx公司生产的器件中,XC9500系列属CPLD结构;
2综合是EDA设计流程的关键步骤,综合就是把抽象设计层次中的一种表示转化成另一种表示的过程;在下面对综合的描述中,_____A____是正确的。
A.综合就是将电路的高级语言转化成低级的,可与FPGA/CPLD的基本结构相映射的网表文件;
B.综合是纯软件的转换过程,与器件硬件结构无关;
C.为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为强制综合。
D.综合可理解为,将软件描述与给定的硬件结构用电路网表文件表示的映射过程,并且这种映射关系是唯一的;
3IP核在EDA技术和开发中具有十分重要的地位,IP分软IP、固IP、硬IP;下列所描述的IP核中,对于硬IP的正确描述为_______D___。
a)提供用VHDL等硬件描述语言描述的功能块,但不涉及实现该功能块的具体电路;
b)提供设计的最总产品----模型库;
c)以网表文件的形式提交用户,完成了综合的功能块;
d)都不是。
4基于EDA软件的FPGA/CPLD设计流程为:
原理图/HDL文本输入→___D_____→综合→适配→__________→编程下载→硬件测试。
①功能仿真②时序仿真③逻辑综合④配置⑤引脚锁定
A.③①B.⑤②C.④⑤D.①②
5下面对利用原理图输入设计方法进行数字电路系统设计,那一种说法是不正确的___C___。
a)原理图输入设计方法直观便捷,但不适合完成较大规模的电路系统设计;
b)原理图输入设计方法一般是一种自底向上的设计方法;
c)原理图输入设计方法无法对电路进行功能描述;
d)原理图输入设计方法也可进行层次化设计。
6在VHDL语言中,下列对进程(PROCESS)语句的语句结构及语法规则的描述中,不正确的是_C______。
a)PROCESS为一无限循环语句;敏感信号发生更新时启动进程,执行完成后,等待下一次进程启动。
b)敏感信号参数表中,不一定要列出进程中使用的所有输入信号;
c)进程由说明部分、结构体部分、和敏感信号三部分组成;
d)当前进程中声明的变量不可用于其他进程。
7嵌套使用IF语句,其综合结果可实现____A____。
a)带优先级且条件相与的逻辑电路;
b)条件相或的逻辑电路;
c)三态控制电路;
d)双向控制电路。
8电子系统设计优化,主要考虑提高资源利用率减少功耗----即面积优化,以及提高运行速度----即速度优化;指出下列那种方法不属于速度优化:
______B_____。
A.流水线设计B.串行化
D.关键路径法D.寄存器配平
9在一个VHDL设计中idata是一个信号,数据类型为integer,数据范围0to127,下面哪个赋值语句是正确的__C______。
a)idata:
=32;
b)idata<=16#A0#;
c)idata<=16#7#E1;
d)idata:
=B#1010#;
10.下列EDA软件中,哪一不具有逻辑综合功能:
__B______。
AMax+PlusII
BModelSim
CQuartusII
DSynplify
1IP核在EDA技术和开发中具有十分重要的地位;提供用VHDL等硬件描述语言描述的功能块,但不涉及实现该功能块的具体电路的IP核为__________。
D
A.瘦IPB.固IPC.胖IPD.都不是
2综合是EDA设计流程的关键步骤,在下面对综合的描述中,_________是错误的。
D
E.综合就是把抽象设计层次中的一种表示转化成另一种表示的过程;
F.综合就是将电路的高级语言转化成低级的,可与FPGA/CPLD的基本结构相映射的网表文件;
G.为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约束;
H.综合可理解为一种映射过程,并且这种映射关系是唯一的,即综合结果是唯一的。
3大规模可编程器件主要有FPGA、CPLD两类,下列对FPGA结构与工作原理的描述中,正确的是__C__。
a)FPGA全称为复杂可编程逻辑器件;
b)FPGA是基于乘积项结构的可编程逻辑器件;
c)基于SRAM的FPGA器件,在每次上电后必须进行一次配置;
d)在Altera公司生产的器件中,MAX7000系列属FPGA结构。
4进程中的信号赋值语句,其信号更新是___C____。
a)按顺序完成;
b)比变量更快完成;
c)在进程的最后完成;
都不对。
5VHDL语言是一种结构化设计语言;一个设计实体(电路模块)包括实体与结构体两部分,结构体描述___________。
B
a)器件外部特性;
b)器件的内部功能;
c)器件的综合约束;
d)器件外部特性与内部功能。
6不完整的IF语句,其综合结果可实现________。
A
A.时序逻辑电路B.组合逻辑电路
C.双向电路D.三态控制电路
7子系统设计优化,主要考虑提高资源利用率减少功耗(即面积优化),以及提高运行速度(即速度优化);指出下列哪些方法是面积优化_________。
B
①流水线设计②资源共享③逻辑优化④串行化⑤寄存器配平⑥关键路径法
A.①③⑤B.②③④
C.②⑤⑥D.①④⑥
8下列标识符中,__________是不合法的标识符。
B
A.State0B.9moonC.Not_Ack_0D.signall
9关于VHDL中的数字,请找出以下数字中最大的一个:
__________。
A
a)2#1111_1110#
b)8#276#
c)10#170#
d)16#E#E1
10下列EDA软件中,哪一个不具有逻辑综合功能:
________。
B
AMax+PlusII
BModelSim
CQuartusII
DSynplify
1大规模可编程器件主要有FPGA、CPLD两类,下列对CPLD结构与工作原理的描述中,正确的是__CD_。
A.CPLD是基于查找表结构的可编程逻辑器件;
B.CPLD即是现场可编程逻辑器件的英文简称;
C.早期的CPLD是从GAL的结构扩展而来;
D.在Xilinx公司生产的器件中,XC9500系列属CPLD结构;
2综合是EDA设计流程的关键步骤,综合就是把抽象设计层次中的一种表示转化成另一种表示的过程;在下面对综合的描述中,__A______是正确的。
a)综合就是将电路的高级语言转化成低级的,可与FPGA/CPLD的基本结构相映射的网表文件;
b)综合是纯软件的转换过程,与器件硬件结构无关;
c)为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为强制综合。
d)综合可理解为,将软件描述与给定的硬件结构用电路网表文件表示的映射过程,并且这种映射关系是唯一的;
3IP核在EDA技术和开发中具有十分重要的地位,IP分软IP、固IP、硬IP;下列所描述的IP核中,对于硬IP的正确描述为____D____。
a)提供用VHDL等硬件描述语言描述的功能块,但不涉及实现该功能块的具体电路;
b)提供设计的最总产品----模型库;
c)以网表文件的形式提交用户,完成了综合的功能块;
d)都不是。
4基于EDA软件的FPGA/CPLD设计流程为:
原理图/HDL文本输入→_D___→综合→适配→__________→编程下载→硬件测试。
①功能仿真②时序仿真③逻辑综合④配置⑤引脚锁定
A.③①B.⑤②C.④⑤D①②
5下面对利用原理图输入设计方法进行数字电路系统设计,那一种说法是不正确的_C_____。
a)原理图输入设计方法直观便捷,但不适合完成较大规模的电路系统设计;
b)原理图输入设计方法一般是一种自底向上的设计方法;
c)原理图输入设计方法无法对电路进行功能描述;
d)原理图输入设计方法也可进行层次化设计。
6在VHDL语言中,下列对进程(PROCESS)语句的语句结构及语法规则的描述中,不正确的是_C______。
a)PROCESS为一无限循环语句;敏感信号发生更新时启动进程,执行完成后,等待下一次进程启动。
b)敏感信号参数表中,不一定要列出进程中使用的所有输入信号;
c)进程由说明部分、结构体部分、和敏感信号三部分组成;
d)当前进程中声明的变量不可用于其他进程。
7嵌套使用IF语句,其综合结果可实现_A__。
a)带优先级且条件相与的逻辑电路;
b)条件相或的逻辑电路;
c)三态控制电路;
d)双向控制电路。
8电子系统设计优化,主要考虑提高资源利用率减少功耗----即面积优化,以及提高运行速度----即速度优化;指出下列那种方法不属于速度优化:
____B_______。
A.流水线设计B.串行化
E.关键路径法D.寄存器配平
9在一个VHDL设计中idata是一个信号,数据类型为integer,数据范围0to127,下面哪个赋值语句是正确的____A____。
a)idata:
=32;
b)idata<=16#A0#;
c)idata<=16#7#E1;
d)idata:
=B#1010#;
10.下列EDA软件中,哪一不具有逻辑综合功能:
____B____。
AMax+PlusII
BModelSim
CQuartusII
DSynplify
1.下列那个流程是正确的基于EDA软件的FPGA/CPLD设计流程:
B
A.原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试
B.原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试
C.原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试;
D.原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试
2.综合是EDA设计流程的关键步骤,综合就是把抽象设计层次中的一种表示转化成另一种表示的过程;在下面对综合的描述中,_________是错误的。
C
A.综合就是将电路的高级语言转化成低级的,可与FPGA/CPLD的基本结构相映射的网表文件;
B.为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约束;
C.综合是纯软件的转换过程,与器件硬件结构无关;
D.综合可理解为,将软件描述与给定的硬件结构用电路网表文件表示的映射过程,并且这种映射关系不是唯一的。
3.CPLD的可编程是主要基于什么结构:
。
D
A.查找表(LUT);
B.ROM可编程;
C.PAL可编程;
D.与或阵列可编程;
4IP核在EDA技术和开发中具有十分重要的地位,以HDL方式提供的IP被称为:
。
C
A.硬IP;
B.固IP;
C.软IP;
D.都不是;
5流水线设计是一种优化方式,下列哪一项对资源共享描述正确_。
C
A.面积优化方法,不会有速度优化效果
B.速度优化方法,不会有面积优化效果
C.面积优化方法,可能会有速度优化效果
D.速度优化方法,可能会有面积优化效果
6在VHDL语言中,下列对时钟边沿检测描述中,错误的是_______。
D
A.ifclk’eventandclk=‘1’then
B.iffalling_edge(clk)then
C.ifclk’eventandclk=‘0’then
D.ifclk’stableandnotclk=‘1’then
7状态机编码方式中,其中_________占用触发器较多,但其实现比较适合FPGA的应用C
A.状态位直接输出型编码
B.顺序编码
C.一位热码编码
D.以上都不是
8.子系统设计优化,主要考虑提高资源利用率减少功耗(即面积优化),以及提高运行速
度(即速度优化);指出下列那种方法是速度优化_________。
A
A.流水线设计B.资源共享
C.逻辑优化D.串行化
9不完整的IF语句,其综合结果可实现________。
A
A.时序电路
B.双向控制电路
C.条件相或的逻辑电路
D.三态控制电路
10.在一个VHDL设计中Idata是一个信号,数据类型为std_logic_vector,试指出下面那个赋值语句是错误的。
D
A.idata<=“00001111”
B.idata<=b”0000_1111”;
C.idata<=X”AB”
D.idata<=16”01”;
1下列是EDA技术应用时涉及的步骤:
A.原理图/HDL文本输入;B.适配;C.时序仿真;D.编程下载;E.硬件测试;F.综合
请选择合适的项构成基于EDA软件的FPGA/CPLD设计流程:
A→__F_______→____B_____→__C_______→___D______→E
2PLD的可编程主要基于A.LUT结构或者B.乘积项结构:
请指出下列两种可编程逻辑基于的可编程结构:
FPGA基于__A_________
CPLD基于____B________
3在状态机的具体实现时,往往需要针对具体的器件类型来选择合适的状态机编码。
对于A.FPGAB.CPLD两类器件:
一位热码状态机编码方式适合于____A_____器件;
顺序编码状态机编码方式适合于____B_____器件;
4下列优化方法中那两种是速度优化方法:
_____B_________、____D__
A.资源共享B.流水线C.串行化D.关键路径优化
单项选择题:
5综合是EDA设计流程的关键步骤,综合就是把抽象设计层次中的一种表示转化成另一种表示的过程;在下面对综合的描述中,___D______是错误的。
A.综合就是将电路的高级语言转化成低级的,可与FPGA/CPLD的基本结构相映射的网表文件;
B.为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约束;
C.综合可理解为,将软件描述与给定的硬件结构用电路网表文件表示的映射过程,并且这种映射关系不是唯一的。
D综合是纯软件的转换过程,与器件硬件结构无关;
6.不完整的IF语句,其综合结果可实现__A______。
A.时序电路
B.双向控制电路
C.条件相或的逻辑电路
D.三态控制电路
6在一个VHDL设计中Idata是一个信号,数据类型为std_logic_vector,试指出下面那个赋值语句是错误的。
D
A.idata<="00001111";
B.idata<=b"0000_1111";
C.idata<=X"AB";
D.idata<=16"01";
7在VHDL语言中,下列对时钟边沿检测描述中,错误的是___D____。
A.ifclk'eventandclk=‘1’then
B.iffalling_edge(clk)then
C.ifclk’eventandclk=‘0’then
D.ifclk’stableandnotclk=‘1’then
8请指出AlteraCyclone系列中的EP1C6Q240C8这个器件是属于__A_____
A.FPGAB.CPLDC.CPUD.GAL
1下列是EDA技术应用时涉及的步骤:
A.原理图/HDL文本输入;B.适配;C.时序仿真;D.编程下载;E.硬件测试;F.综合
请选择合适的项构成基于EDA软件的FPGA/CPLD设计流程:
A→___F___→___B__→____C___→D→___E____
2PLD的可编程主要基于A.LUT结构或者B.乘积项结构:
请指出下列两种可编程逻辑基于的可编程结构:
FPGA基于____A_____
CPLD基于____B_____
3在状态机的具体实现时,往往需要针对具体的器件类型来选择合适的状态机编码。
对于A.FPGAB.CPLD两类器件:
一位热码状态机编码方式适合于____A____器件;
顺序编码状态机编码方式适合于____B____器件;
4下列优化方法中那两种是速度
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- eda选择题 电子设计自动化 eda 选择题 电子设计 自动化