课程设计报告.docx
- 文档编号:17748629
- 上传时间:2023-08-03
- 格式:DOCX
- 页数:13
- 大小:112.42KB
课程设计报告.docx
《课程设计报告.docx》由会员分享,可在线阅读,更多相关《课程设计报告.docx(13页珍藏版)》请在冰点文库上搜索。
课程设计报告
湖南工业大学
课程设计
资料袋
计算机与通信学院学院(系、部)学年第2学期
课程名称数字电路课程设计指导教师刘剑职称副教授
学生姓名刘贤杰专业班级通信工程091班学号09408200115
题目数字电子钟电路设计与仿真设计
成绩起止日期2010年07月12日~2010年07月16日
目录清单
序号
材料名称
资料数量
备注
1
课程设计任务书
1
2
课程设计说明书
1
3
课程设计图纸
张
4
5
6
湖南工业大学
课程设计任务书
2009—2010学年第2学期
计算机与通信工程学院(系、部)通信工程专业091班级
课程名称:
设计题目:
数字电子钟电路设计与仿真设计
完成期限:
自2011年6月20日至2011年6月27日共1周
内
容
及
任
务
设计一个数字电子钟,具体要求:
1、以24小时为一个计数周期;
2、 具有“时”、“分”、“秒”数字显示;
3、 数码管显示电路;
4、 用EWB或PROTEUS画出电路原理图并仿真验证
进
度
安
排
起止日期
工作内容
6月20--21日
信号发生电路与分频电路
6月22--23日
校时电路
6月24--25日
时分秒计数电路
6月26--27日
显示电路
主
要
参
考
资
料
[1].康华光电子技术基础数字部分(第5版)[M]高等教育出版社2006年
[2].罗飞,张昌凡等通用电路的计算机分析与设计-PSpice应用教程[M]中国水利水电出版社2004年
[3].秦曾煌电工学第六版下册电子技术[M]高等教育出版社2003年
[4]数字电路与逻辑设计
指导教师(签字):
年月日
系(教研室)主任(签字):
年月日
电子技术课程设计
设计说明书
起止日期:
年月日至年月日
学生姓名
刘贤杰
班级
通信工程091班
学号
09408200115
成绩
指导教师(签字)
电气与信息工程学院(部)
2010年07月12日
一、设计任务
设计一个数字电子钟,具体要求:
1、以24小时为一个计数周期;
2、 具有“时”、“分”、“秒”数字显示;
3、 数码管显示电路;
4、 用EWB或PROTEUS画出电路原理图并仿真验证
二、设计思路
用555定时器构成1KHz的多谐振荡器。
用74LS160构成分频器。
构成的产
生震荡周期为一秒的标准秒脉冲,由74LS160分别组成六十进制的秒计数
器、六十进制分计数器、二十四进制时计数器。
使用74LS48作为驱动器,
7SEG-BCD数码管作为显示器。
用74LS00及74LS04芯片构成时间校准电路。
555定时器构成1KHz的多谐振荡器,经74LS160构成分频器的分频,分成
1Hz的周期信号。
把震荡周期为一秒的标准秒脉冲输入秒计数中,把秒计数
器地进位输出作为分计数器的CP脉冲,分计数器的进位输出作为式计数器
的CP脉冲。
74LS48驱动器驱动共阴极数码管显示数字。
当校准电路工作时,
计数电路不工作。
三、各个设计步骤的EWB或PROTEUS硬件电路图及综合调试的仿真效果图
1、上图为系统框图。
数字钟实际上是一个对标准频率(1Hz)进行计数的计数
2、电路。
由于计数的起始时间有时与标准时间不一致,故需要在电路上加一个校时电路,同时标准的1Hz时间信号必须做到准确稳定。
可以用555定时器
3、构成多谐振荡器电路产生标准信号。
4、信号发生电路
图为信号发生电路,555定时器组成多谐振荡器,多谐振荡器产生1U的信号
频率。
电容参数C1为0.1uF,C2为0.01Uf。
电阻,R4和R5皆为4.7K.
5、分频电路
此处设计用的是74LS160芯片。
下图为芯片的引脚功能介绍:
上图为分频电路示意图
6、计数电路
4.1秒分六十进位制电路本计数器采用的是并行进位整体置数方式。
当分
频电路产生1Hz信号时,信号被加到U1和U2CLOCKU端,但刚开始U1工作
(计数),而U2的ET和EP端受U1进位输出端CO控制,刚开始计数时
,U1进位输出为1,此时U2计数。
当下一个脉冲到来后,U1跳变为0,此
时进位输出为0,U2又不工作,一直等到U1计数计到9时,U2才计数,每
输入十个脉冲信号,U2记一次数。
当U2计数记到5时,且U1为9时,即
U14脚位高电平且U2的14脚12为高电平时,相应的脚接到四输入与非门中,
此时四个脚输入全为高电平,与非门输出为低电平,与非门的输出接到U1、
U2置数端,置数端接入低电平有效,此时U1、U2置数输入为相应芯片上的
预置数输入端的值,由于U1、U2的预置数输入端接地,即预置数为0000,
此时计数器清零,又开始重新计数。
下图为六十进制计数器原理图:
4.2二十四进制计数器
二十四进制计数器原理与六十进制计数器原理相似,只不过与非门采用
的是三输入与非门,因为二十四进制计数器是在U1计数为3,且U2计
数为2时进位的,此时只需要三个引脚的逻辑值即可,二十四进制计数器的
计数脉冲是分进位的进位脉冲信号。
三输入与非门的三个引脚分别接U1的
13、14脚和U2的13脚,当U1的计数为3时,即U1的13、14脚位高电平
并且U2的13都为高电平时,74LS10的三个输入端值都为1,此时与非门输
出为0,与非门的输出接到置数端进行置数处理。
当U1、U2进行置数时,U1、
U2全被置成零,此时计数器清零,可以重新开始计数。
下图为二十四进制电
路原理图:
5、显示电路
显示电路只需要在时分秒计数电路中的芯片上接一个7SEG-BCD数码管作为显示器。
7、校准电路
下图为校准电路,当电子钟计数不准时需要对其进行校时处理。
校时时,开
关S断开,此时反相器输出为低电平,右边的与非门U1C被锁住,来自低一
级的进位脉冲无法通过右边的与非门,U1C的输出值被置为1,U1A的2脚输
入始终为1;此时U1A打开,其值受U1B控制;此时U1B的5脚位为1,高
电平,U1B打开,此时U1B的输出值完全受4脚控制,即受单脉冲信号控制,
当输入一个单脉冲时U1B输出为低电平,则相应的U1A输出值为高电平。
当
开关闭S合上,电路正常计数,U1B和U1C的情况相反,U1B的5脚位低电
平,U1B被锁住,输出始终为1,而U1C的13脚输入值由于之前有反相器的
反向,所以其输入值为1,与非门打开,U1C的输出值与其低一级的进位信
号想通,当有进位信号时,U1C输出为0,U1A输出为1,完成计数功能,U1A
输出值送到相应的计数电路中。
当三个相同的门电路组合起来,分别控制时
分秒计数器时,校时电路就完成了。
四、总电路
五、心得体会
此次数字电子课程设计要求高,难度大,对我来说是一个不小的挑战。
整个设计理事一个星期,具体要求是根据老师的课程设计指导书的安排进
行的。
现将本次课程设计的感受进行下阐述。
本次设计题目是老师选定的。
在接到课题时,我先对课题的目的和要求进行了分析,然后进行单元模块电
路分析设计,单元模块电路是本次课程设计的主要部分。
本次设计的单元模
块主要有石英晶体振荡器、分频器、计数器、译码器、显示器、校时电路等,
此次设计相对于第一次设计明显没有那么生疏,我可以轻松的找到我做需要
的资料。
通过这次设计,不光让我对数电的知识有了更加深入的了解,对所
学知识进行了较好的运用,还结合了其他学科所学到的技术。
通过这次设计,
我熟悉了proteus软件的应用。
另外,在设计中我还是遇到了许多难以理解的东
西。
比如对一些芯片的不了解还有在设计电路时一些细节方面欠考虑。
除了
通过书本的检查之外,我还使用网络这一方便快捷的工具。
除了自己的努力
外,我们小组也进行了认真的讨论和研究,虽然大家的意见不一致,但是也
都提出了各自的想法,这些差异也正是我们在设计时电路有所不同的关键。
但是由于实验条件的限制,现在暂时无法将电子时钟付诸于实践。
但是总体
来说这次的设计是成功的。
最后让我更加关注对自身实践的重要性。
同时在这次课程设计中我经过了失
败的洗礼这让我感到自身知识的不足以后要多学习学习一些知识!
人身就是
这样、不断地前行、不断的发现问题、不断的学习,不断的进步。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 课程设计 报告