数字时钟设计报告.docx
- 文档编号:17776585
- 上传时间:2023-08-03
- 格式:DOCX
- 页数:19
- 大小:204.38KB
数字时钟设计报告.docx
《数字时钟设计报告.docx》由会员分享,可在线阅读,更多相关《数字时钟设计报告.docx(19页珍藏版)》请在冰点文库上搜索。
数字时钟设计报告
课程设计报告
学生姓名:
韩丹
学号:
0915010101
学院:
国际交流学院
班级:
国交电自091
题目:
数字时钟设计
指导教师:
职称:
2011年9月12日
目录
一、目的概述…………………………………………………………………………3
二、设计要求…………………………………………………………………………3
三、数字时钟原理框图………………………………………………………………3
四、电路设计…………………………………………………………………………4
1秒脉冲电路设计…………………………………………………………4
2时、分、秒计数电路的设计……………………………………………5
3译码显示电路……………………………………………………………6
4校时电路的设计…………………………………………………………7
5整点报时电路的设计……………………………………………………8
6整体电路图………………………………………………………………9
7整体电路仿真……………………………………………………………10
五、几个重要芯片介绍……………………………………………………………11
六、电路功能测试…………………………………………………………………15
七、元件清单表……………………………………………………………………15
八、参考文献………………………………………………………………………16
九、心得体会………………………………………………………………………17
一、
目的概述:
随着科技的发展,相对于传统的机械钟,数字时钟具有走时准确、显示直观、无机械传动装置等优点,这些优点让数字时钟得到了广泛的应用。
从人们日常生活中的电子手表到车站、码头、机场等公共场所的大型数字显示时钟等等。
我们抱着学以致用的态度运用我们学过的数字电子知识进行这次数字时钟的设计。
数字时钟是一个将“时”、“分”、“秒”显示于人的视觉器官的计时装置。
电路由秒信号发生器、“时、分、秒”计数器、译码器、显示电路、校准电路、整点报时电路等组成。
秒、分、时分别为60、60和24进制计数器。
分、秒均为60进制,显示00—59,个位为十进制,十位为六进制;时为24进制,个位为十进制,十位为三进制,我们采用四片74ls161来实现。
秒脉冲我们用一片555定时器产生,通过计算选择适当的电阻电容,与555连接后得到我们所需要的1Hz的脉冲。
在绘制电路图时我们使用功能强大的Multisim软件来进行,电路设计完成后可以用这个软件进行仿真。
二、设计要求:
a)稳定的显示时、分、秒。
(要求24小时为一个计时周期)
b)当电路发生走时误差时,要求电路有校时功能
c)电路有整点报时功能。
报时声响为四低一高,最后一响高音正好为整点
三、设计原理及框图:
秒显示器
分显示器
时显示器
秒译码器
分译码器
时译码器
秒计数器
分计数器
时计数器
整点报时
秒脉冲发生装置
校时电路
该系统的工作原理是:
用振荡器产生的高脉冲信号作为数字时钟的秒脉冲发生器,秒脉冲接入秒计数器,秒计数器计满60后向分计数器个位进位,分计数器计满60后向小时计数器个位进位并且小时计数器按照“24翻1”的计数规律计数。
计数器的输出经译码器送显示器。
计时与实际时间出现误差时电路可以进行校时、校分。
并且可以通过适当设计,使时钟在整点时报时。
四、电路设计
整体电路设计:
在进行电路设计时,考虑到整体集成电路的承受能力,我们在选择器件时尽可能的选用同种型号的器件。
在进行芯片选择时我们选用TTL集成芯片,整个电路尽可能的少用芯片。
1.1秒脉冲电路设计
它是数字电子钟的核心部分,它的精度和稳定度决定于数字中的质量。
通常晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。
这里采用集成定时器555与RC组成的多谐振荡器作为时间标准信号源。
多谐振荡器电路与分频电路如下图所示。
多谐振荡器与分频电路为计数器提供计数脉冲和为计数器提供校时脉冲。
图1多谐振荡器电路与分频电路
根据电路图,可计算多谐振荡器电路电路产生的频率,由公式
f=1/0.7(Rw+2R)C
f=1/0.7(Rw+2R)C=1/0.7(20+2*100)≈1Hz
可得多谐振荡器的频率为1Hz,R1为20kΩ,R2为100kΩ,C为6.5μF。
调节电位器Rw使得其为20kΩ,使多谐振荡器产生频率为1Hz的方波信号。
4.2时、分、秒计数器电路
一般采用10进制计数器来实现时间计数单元计数功能,要实现这一要求,可选用的中规模集成计数器较多,这里推荐74LS160。
图274LS161引脚图
由于采用反馈清零方式时在计数一遍后进入重新计数时时间间隔不是一个时间脉冲而是两个,会造成计数不准,例如十进制从0000—0001—0010—……1001—1010(此状态虽不会显示但已经出来)—0000。
故现在采用反馈置数法实现,以十进制为例0000——0001——0010——……1001——0000(不会出现1010状态,故很准)其接法电路如图3图4。
秒信号经秒计数器、分计数器、时计数器之后。
分别得到显示电路,以便实现用数字显示时、分、秒的要求。
“秒”和“分”计数器应为六十进制,而“时”计数器应为二十四进制。
(1)六十进制计数器。
它由两块中规模集成十进制计数器74LS161,一块组成十进制,另一块组成六进制。
采用置数法时,当高位出现0101状态,低位为1001状态,即计到59(第60个脉冲),如图3所示六十进制计数器。
(2)二十四进制计数器。
它由两块中规模集成十进制计数器74LS161构成。
当高位出现0010状态,低位为0011状态,即计到第24个来自“分”计数器的进位信号时,产生反馈置数信号,如图4所示为二十四进制计数器。
图3两块74LS161构成的六十进制计数器
采用置数法74LS161的3、4、5、6引脚接地,低位的7、10、1引脚和高位1引脚接高电平,高位7、10引脚接低位15引脚。
其14—11引脚接显示译码器的7、1、2、6引脚。
图4两块74LS161构成的二十四进制计数器
4.3译码显示电路
选用器件时应当注意译码器和显示器件相互配合。
一是驱动功率要足够大,二是逻辑电平要匹配秒计数器、分计数器、和时计数器的计数分别输送给各自的显示译码器,在数送给各自的数码管,显示出时、分、秒的计时。
电路如图5所示为计数、译码显示电路。
图5译码显示电路
4.4校时电路
在刚接通电源或者时钟走时出现误差时,则需要进行时间的校准。
因此,应截断时分秒的直接计数通路,并采用正常计数信号与校时信号可以切换的电路接入其中。
故我们设计了对时与分各自校时的电路,电路图如下:
秒钟置数端
分钟脉冲
分钟置数端
时钟脉冲
分钟校时电路图时钟校时电路图
通过一单刀开关控制正常脉冲输入,当正常计时时开关合上,电路给秒时钟一个1HZ的脉冲使其正常计数,当校时时开关断开,此时校时电路通过按键J1(或J2)而产生一个手动的脉冲给时或分电路脉冲使其开始计数,进而达到校时的功能。
校时完成后再次闭合控制1HZ脉冲的开关,此时电路正常计数。
由于手动按键存在抖动导致时或分的脉冲产生畸变,为消除开关抖动问题,在电路中并联了100pF电容,当有抖动时通过电容放电消除抖动波形,产生正常的手动脉冲。
4.5整点报时电路设计
每当数字时钟计时快到正点的时候发出整点报时的响声,根据本次设计要求,按照四低一高的顺序发出间断声,并且以最后一声高音结束的时刻为整点时刻。
四低音(约500HZ)分别发生在59分51秒59分51秒、59分53秒、59分55秒、59分57秒。
最后一声高音(约1000HZ)发生在59分59秒,且高低音的持续时间均为一秒。
根据报时要求所设计的报时部分电路如下:
秒个位Q3
500H信号
1000H信号
秒个位Q0
控制50秒
控制59分
报时控制电路
由图可知,前部分电路控制报时的时刻:
通过U25连接分钟电路,只有在59分时U25,U26才能输出1,通过U27连接秒钟电路,使其只有在59分51秒、59分53秒、59分55秒、59分57秒、59分59秒时U27,U28才能输出1。
中间电路控制报时的高低音:
秒个位Q3作为选信号。
当达到59分59秒时,将1000HZ信号选入输出给蜂鸣器,产生一高音;当为59分51秒、59分53秒、59分55秒、59分57秒时,将500HZ选入输出给蜂鸣器,产生相对的低音。
同时需设计产生500HZ与1000HZ信号的电路如下:
1000HZ
500HZ
信号产生电路
为便于Multisim软件仿真,将计数脉冲用一555产生300HZ脉冲,同时报时信号用一555产生1000HZ脉冲,通过D触发器分频出一个500HZ脉冲。
最后通过软件仿真,并用示波器观察报时段期间蜂鸣器两端的电压脉冲波形,其图如下:
由图可知,59分51秒、59分53秒、59分55秒、59分57秒时蜂鸣器两端脉冲频率相同,59分59秒时两端脉冲频率是前者的二倍,进而产生四低一高的效果。
4.6整体电路图
4.7整体电路仿真时电路图
五、几个重要芯片的介绍
5.174LS48译码器
74LS48(引脚图,真值表)
7段显示译码器74LS48是输出高电平有效的译码器,其真值表如表1。
74LS48/SN74LS48引脚功能图
工作电压:
5V
74LS48除了有实现7段显示译码器基本功能的输入(DCBA)和输出(Ya~Yg)端外,7448还引入了灯测试输入端(LT)和动态灭零输入端(RBI),以及既有输入功能又有输出功能的消隐输入/动态灭零输出(BI/RBO)端。
由7448真值表可获知7448所具有的逻辑功能:
(1)7段译码功能(LT=1,RBI=1)
在灯测试输入端(LT)和动态灭零输入端(RBI)都接无效电平时,输入DCBA经7448译码,输出高电平有效的7段字符显示器的驱动信号,显示相应字符。
除DCBA=0000外,RBI也可以接低电平,见表1中1~16行。
(2)消隐功能(BI=0)
此时BI/RBO端作为输入端,该端输入低电平信号时,表1倒数第3行,无论LT和RBI输入什么电平信号,不管输入DCBA为什么状态,输出全为“0”,7段显示器熄灭。
该功能主要用于多显示器的动态显示。
(3)灯测试功能(LT=0)
此时BI/RBO端作为输出端,端输入低电平信号时,表1最后一行,与及DCBA输入无关,输出全为“1”,显示器7个字段都点亮。
该功能用于7段显示器测试,判别是否有损坏的字段。
(4)动态灭零功能(LT=1,RBI=1)
此时BI/RBO端也作为输出端,LT端输入高电平信号,RBI端输入低电平信号,若此时DCBA=0000,表1倒数第2行,输出全为“0”,显示器熄灭,不显示这个零。
DCBA≠0,则对显示无影响。
该功能主要用于多个7段显示器同时显示时熄灭高位的零。
表1
输入
输出
显示字符
LTRBIDCBARBO
YaYbYcYdYeYfYg
1100001
1111110
0
1x00011
0110000
1
1x00101
1101101
2
1x00111
1111001
3
1x01001
0110011
4
1x01011
1011011
5
1x01101
0011111
6
1x01111
1110000
7
1x10001
1111111
8
1x10011
1110011
9
由符号图可以知道,4号管脚端具有输入和输出双重功能。
作为输入(BI)低电平时,G21为0,所有字段输出置0,即实现消隐功能。
作为输出(RBO),相当于LT,及CT0的与坟系,即LT=1,RBI=0,DCBA=0000时输出低电平,可实现动态灭零功能。
3号(LT)端有效低电平时,V20=1,所有字段置1,实现灯测试功能。
5.2555定时器
双极型555定时器由电阻分压器、比较器、基本RS触发器、双极型三极管T和输出缓冲器组成,其外部有八个引脚,第8脚为电源端,第1脚为接地端,第3脚为输出端,第4脚为直接复位端,第5脚为控制电压输入端,第6脚为复位控制端,第2脚为置位控制端,第7脚为放电端。
如图2.5所示为555定时器引脚图。
5.374LS161计数器
74LS161(引脚图和真值表)
异步清零端/MR1为低电平时,不管时钟端CP信号状态如何,都可以完成清零功能。
161的预置是同步的。
当置入控制器/PE为低电平时,在CP上升沿作用下,输出端Q0-Q3与数据输入端P0-P3一致160的计数是同步的,靠CP同时加在四个触发器上而实现的。
当CEP、CET均为高电平时,在CP上升沿作用下Q0-Q3同时变化,从而消除了异步计数器中出现的计数尖峰。
对于54/74LS160的CEP、CET跳变与CP无关。
161有超前进位功能。
当计数溢出时,进位输出端(TC)输出一个高电平脉冲,其宽度为Q0的高电平部分。
在不外加门电路的情况下,可级联成N位同步计数器。
74LS161外部管脚图
161外部管脚
引出端符号:
TC 进位输出端
CEP 计数控制端
Q0-Q3 输出端
CET 计数控制端
CP 时钟输入端(上升沿有效)
/MR 异步清除输入端(低电平有效)
/PE 同步并行输入置数端(低电平有效)
逻辑图如图6.3所示:
六、电路功能测试
按照设计要求,逐项测试电路功能
(1)数字时钟计数功能测试:
接通电源,在秒脉冲的作用下,电路开始计数,且时、分、秒分别为24、60、60进制。
进制符合设计要求。
(2)校时功能测试:
在显示时钟时间时,按动时钟调时、时钟调分按钮开关时,时、分均可以调节,且按动时,计数电路能正常工作,校时功能符合设计要求。
(3)整点报时功能测试:
电路计数时,当时钟达到59分51、53、55、57秒时电路发出较低的报时声音,当时钟达到59秒时电路发出较高的报时声响,同时时钟到达整点。
七、数字时钟电路制作元件清单
序号
元件名
型号
数量(个)
1
七段数码管
Seven-seg-com-k
6
2
译码器
74ls48n
6
3
计数器
74ls160n
6
4
定时器
LM555CM
2
5
D触发器
7474N
1
6
四输入与非门
NAND4
4
7
三输入与非门
74LS10N
1
8
二输入与非门
NAND2
4
9
单输入非门
NOT
6
10
200欧姆电阻
42
11
100K滑动变阻
1
12
10K滑动变阻
1
13
10K电阻
4
14
1K电阻
1
15
100欧电阻
1
16
51K电阻
1
17
5.1K电阻
1
18
10欧电阻
1
19
1欧电阻
1
20
按键开关
2
21
单刀单掷开关
1
22
10uF电容
1
23
100nF电容
1
24
10pF电容
2
25
500Hz蜂鸣器
1
26
NPN型三极管
1
八、参考文献
1.王义军.数字电子技术基础.北京:
中国电力出版社
2.黄培根.任清褒.Multisim7&电路分析基础实验.浙江大学出版社
3.张庆双.电子元器件的选用与检测.机械工业出版社
4.康华光.电子技术基础【M】.北京:
高等教育出版社
九、心得体会
通过本次实验对输电知识有了更深入的了解,将其运用到了实际中来,明白了学习电子技术基础的意义,也达到了其培养的目的。
在实验中,我也遇到了很多挫折,不过我都和同伴一一克服了,大家齐心协力解决了问题,使我明白了和他人共同合作的重要性。
在以后的道路上我们也必须深刻认识到团队合作的精神,投入今后的发展之中。
我们学习了数字电子电路和模拟电子电路,对电子技术有了一些初步了解,但那都是一些理论的东西。
通过这次数字电子钟的课程设计,我们才把学到的知识与实践相结合。
从而对我们学的知识有了更进一步的理解,使我们进一步加深了对所学知识的记忆。
在此次的数字钟设计过程中,我更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。
也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。
虽然这只是一次简单的课程设计,但通过这次课程设计我们了解了课程设计的一般步骤,和设计中应注意的问题,同时我们也掌握了做设计的基本流程,为我们以后进行更复杂的设计奠定了坚实的基础。
设计本身并不是有很重要的意义,而是同学们对待问题时的态度和处理事情的能力。
至于设计的成绩无须看的太过于重要,而是设计的过程,设计的思想和设计电路中的每一个环节,电路中各个部分的功能是如何实现的。
各个芯片能够完成什么样的功能,使用芯片时应该注意那些要点。
同一个电路可以用那些芯片实现,各个芯片实现同一个功能的区别。
另外,我们设计要从市场需求出发,既要有强大的功能,又要在价格方面比同等档次的便宜。
同时对普通计数器如何构成n进制计数器有了更深的了解和掌握,对自我的实际操作能力也有了很高的提升。
在这次设计过程中,我也对word、Multisim等软件有了更进一步的了解,这使我在以后的工作中更加得心应手。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 时钟 设计 报告