计算机组成与系统作业.docx
- 文档编号:18041637
- 上传时间:2023-08-07
- 格式:DOCX
- 页数:10
- 大小:20.45KB
计算机组成与系统作业.docx
《计算机组成与系统作业.docx》由会员分享,可在线阅读,更多相关《计算机组成与系统作业.docx(10页珍藏版)》请在冰点文库上搜索。
计算机组成与系统作业
第1章计算机系统概述作业
1、什么是计算机系统?
说明计算机系统的层次结构。
2、什么是主机?
什么是CPU?
什么是存储器?
简述它们的功能。
3、计算机的硬件指标有哪些?
4、解释英文缩写的含义:
MIPS、CPI、FLOPS。
5、什么是机器字长、指令字长、存储字长?
第3章系统总线
1、解释下列概念
(1)总线
(2)系统总线(3)通信总线
(4)总线主设备(5)总线从设备(6)总线仲裁
2、什么是总线通信控制?
为什么需要总线通信控制?
3、什么是总线标准?
为什么要制定总线标准?
4、在高档PC机中,流行使用三总线(系统总线、PCI总线、ISA总线)结构。
说明这三种总线的连接关系,并举例说明每组总线上所连接的部件。
5、某总线在一个总线周期中可并行传送8个字节数据。
假设一个总线周期等于一个时钟周期,总线的时钟周期频率为66MHz,求总线的带宽。
第4章存储器
1、试比较主存、辅存、缓存、控存、虚存。
2、试比较RAM和ROM。
3、试比较静态RAM和动态RAM。
4、名词解释:
存取周期、存取时间、存储容量。
5、什么是存储密度?
什么是数据传输率?
6、存储器的主要功能有哪些?
如何衡量存储器的性能?
为什么要把存储系统分成若干不同的层次?
主要有哪些层次?
每层由什么存储介质实现?
7、什么是刷新?
刷新有几种方式?
简要说明之。
8、简述主存的读/写过程。
9、提高存储器的速度可采取哪些措施?
简要说明之。
10、设有16个固定磁头的磁盘,每磁道存储容量为62500B,磁盘驱动器转速为
2400rpm,试求最大数据传输率。
11、什么是“程序访问的局部性”?
存储系统中哪一级采用了程序访问的局部性原理?
12、试比较Cache管理中各种地址映像的方法。
13、在Cache管理中,当新的主存块需要调入Cache时,有几种替换算法?
各有何特点?
哪种算法平均命中率高?
14、设CPU共有16根地址线、8根数据线,并用MREQ作为访存控制信号(低电平有效),用WR作为读/写控制信号(高电平为读,低电平为写)。
现有下列存储芯片:
1K×4位RAM、4K×8位RAM、2K×8位ROM以及72138译码器和各种门电路。
画出CPU与存储芯片的连接图,要求:
(1)主存地址分配:
8000H-87FFH为系统程序区;8800H-8BFFH为用户程序区。
(2)合理选用上述存储芯片,说明各选几片。
(3)详细画出存储芯片的片选逻辑。
15、设某微机的寻址范围为64KB,接有8片8KB的存储芯片,存储芯片的片选信号为CS(低电平有效),要求:
(1)选片译码逻辑电路(可选用74138译码器);
(2)写出每片RAM的十六进制地址范围;
(3)如果运行时发现不论往哪片RAM存放8KB的数据,以A000H为起始地址的存储芯片都有与之相同的数据,分析故障原因。
16、设某计算机采用2路组相联映像Cache,已知主存容量为4MB,Cache容量为4KB,字块长度为8个字(32位/字)。
(1)画出反映主存与Cache映像关系的主存地址各字段分配框图,并说明每个字段的名称及位数;
(2)设Cache初态为空,若CPU依次从主存第0,1,…,99号单元读出100个字(主存一次读出一个字),并重复按此次序读10次,问命中率为多少?
(3)如果Cache的存取时间是50ns,主存的存取时间是500ns,根据
(2)求出的命中率,求平均存取时间;
(4)计算Cache—主存系统的效率。
17、一个磁盘存储器共有6个盘片,每面有204条磁道,每条磁道有12个扇区,每个扇区有512B,磁盘机以7200rpm速度旋转,平均定位(寻道)时间为8ms.
(1)计算该磁盘存储器的存储容量;
(2)计算该磁盘存储器的平均寻址时间。
18、一个Cache—主存系统,采用50MHz的时钟,存储器以每一个时钟周期(简称周期)传输一个字的速率,连续传输8个字,以支持块长为8个字的Cache,每字4个字节。
假设读操作所花的时间是:
1个周期接收地址,3个周期延迟、8个周期传输8个字;写操作所花的时间是:
1个周期接收地址,2个周期延迟、8个周期传输8个字,3个周期恢复和写入纠错码。
求出对应下述几种情况的存储器最大带宽。
(1)全部访问为读操作;
(2)全部访问为写操作;
(3)65%的访问为读操作,35%的访问为写操作。
19、主存储器容量为4MB,虚存容量为1GB(1×109B),虚拟地址和物理地址各为多少位?
根据寻址方式计算出来的有效地址是虚拟地址还是物理地址?
如果页面大小为4kB,页表长度是多少?
20、某程序对页面要求的序列为P3P4P2P6P4P3P7P4P3P6P3P4P8P4P6。
设主存容量为4个页面,求FIFO和LRU替换算法时各自的命中率(假设开始时主存为空)。
第5章输入输出系统
1、为什么外围设备要通过接口与CPU相连?
接口有哪些功能?
2、I/O的编址方式有几种?
各有何特点?
3、试从下面七个方面比较程序查询、程序中断和DMA三种I/O控制方式。
(1)传输数据依赖软件还是硬件;
(2)传输数据的基本单位;
(3)并行性;
(4)主动性;
(5)传输速度;
(6)经济性;
(7)应用对象。
4、什么是通道?
通道的基本功能是什么?
5、在什么条件和什么时间,CPU可以响应I/O的中断请求?
6、假设某设备向CPU传送数据的最高频率是40KHz,而相应的中断处理程序其执行时间为40µs,试问该外设是否可用程序中断方式与主机交换信息,为什么?
第6章计算机的运算方法
1、设浮点数字长为16位,其中阶码4位(含1位阶符),尾数12位(含1位数符),将(51/128)10转换成二进制规格化浮点数及机器数(其中阶码采用移码,基数为2,尾数采用补码),并回答此浮点格式的规格化数表示范围。
2、设浮点数字长16位,其中阶码8位(含1位阶符),尾数8位(含1位数符),阶码采用移码表示,基数为2,尾数采用补码表示,计算:
(1)机器数为81D0H的十进制数值;
(2)此浮点格式的规格化表示范围。
3、给定下列十六进制数,若将此数分别视为无符号数、原码、补码和移码表示,写出其对应的十进制数值(有符号数的符号位占一位)。
00H,05H,7FH,80H,85H,FEH,FFH。
4、简述算术移位和逻辑移位的区别,举例说明。
5、在浮点机中如何判溢出?
6、已知十进制数x=-41,y=+101,设机器数字长8位(含1位符号位),计算
[x+y]补和[x-y]补,并给出相应的Z(零标志)、V(溢出标志)、C(进位标志)。
7、已知二进制数x=1010,y=-0110,用原码一位乘法计算[x×y]原,并还原成真值。
8、设浮点数x=2010×0.110101,y=2100×(-0.101010),若阶码取3位,尾数取6位(均不包括符号位),按补码运算步骤计算x+y。
9、画出并行补码定点加减运算器框图(设机器数采用2位符号位),并描述其信息加工过程。
10、影响加减运算速度的关键问题是什么?
可采取哪些改进措施?
举例说明。
第7章指令系统
1、指令字中有哪些字段?
各有何作用?
如何确定这些字段的位数?
2、在寄存器—寄存器型、寄存器—存储器型和存储器—存储器型三类指令中,哪类指令的执行时间最长?
哪类指令的执行时间最短?
为什么?
3、设某机器共能完成78种操作,若指令字长为16位,试问单地址格式的指令其地址码可取几位?
若想使指令的寻址范围扩大到216,可采取什么办法?
举出三种不同的例子加以说明。
4、若机器采用三地址格式访存指令,试问完成一条加法指令共需要访问几次存储器?
若该机共能完成54种操作,操作数可在1K地址范围内寻找,试画出该机器的指令格式。
5、某机主存容量为64K×16位,并且指令字长、机器字长和存储字长相等,采用单字长一地址指令,共有60条。
试设计四种寻址方式的指令格式,并说明每一种寻址方式的寻址范围及有效地址计算方法。
6、RISC指令系统具有哪些主要特点?
7、某指令系统指令字长16位,如果操作码固定为4位,则三地址格式的指令共有几条?
如果采用扩展操作码技术,对于三地址、二地址、一地址和零地址这四种格式的指令,每种指令最多可以安排几条?
写出它们的格式。
8、假设某RISC机有加法和减法指令,其功能如下:
ADDRi,Rj,Rk完成(Ri)+(Rj)→(Rk)操作
SUBRi,Rj,Rk完成(Ri)-(Rj)→(Rk)操作
若设R0寄存器恒为0,如何利用上述指令完成寄存器之间的传送,寄存器清“0”和寄存器内容取负。
第8章CPU的结构和功能
1、CPU有哪些功能?
画出其内部组成框图,并说明图中每个部件的作用。
2、什么是指令周期,指令周期是否有一个固定值?
为什么?
3、画出指令周期的流程图,分别说明图中每个子周期的作用。
4、根据CPU访存的性质不同,可将CPU的工作周期分为哪几类?
5、存储器中有若干数据类型:
指令代码、运算数据、堆栈数据、字符代码和BCD码,计算机如何区别这些代码?
6、什么是指令流水?
画出指令二级流水和四级流水的示意图,它们中的哪个更能提高处理器速度?
为什么?
7、当遇到什么情况时,流水将受阻?
举例说明。
8、写一组指令序列,说明因数据相关会影响该程序的执行结果。
9、假设指令流水线分成8个过程段,若每个过程段所需的时间为T,试问完成100条指令需多少时间?
10、今有四级流水线,分别完成取指(IF)、译码并取数(ID)、执行(EX)、写结果(WR)四个步骤,假设完成各步操作的时间依次为100ns、100ns、70ns、50ns。
(1)流水线的时钟周期应取何值?
(2)若相邻的指令发生数据相关,那么第二条指令安排推迟多少时间才能不发生错误?
(3)若相邻两条指令发生数据相关,而不推迟第二条指令的执行,可采取什么措施?
第9章控制单元的功能
1、何谓同步控制?
何谓异步控制?
各适用于何种控制场合?
举例说明。
2、计算机操作的最小单位时间是什么?
3、什么是计算机的主频?
主频和机器周期有什么关系?
4、设计器A的主频为8MHz,机器周期含4个时钟周期,且该机的平均指令执行速度是0.4MIPS,试求该机的平均指令周期和机器周期。
每个指令周期包含几个机器周期?
如果机器B的主频为12MHz,且机器周期也含4个时钟周期,试问B机的平均指令执行速度为多少MIPS?
5、在取指令操作之后,程序计数器PC中存放的是哪条指令的地址?
6、控制部件发出什么信号?
这些信号经由什么线路、流向哪里?
7、控制部件发出的信号叫什么命令?
执行部件执行此命令的操作叫什么操作?
8、设CPU内部结构如教科书P381图9.4所示,此外还设有B、C、D、E、H和L6个寄存器,它们各自的输入和输出端都与内部总线相通,并分别受控制信号控制(如Bi为寄存器B的输入控制信号,Bo为寄存器B的输出控制信号)。
要求从取指令开始,写出完成下列指令所需的全部微操作和控制信号。
(1)ADDB,C((B)+(C)→B)
(2)SUBA,H((AC)-(H)→AC)
9、设单总线计算机结构如教科书P384图9.5所示,其中M为主存,XR为变址寄存器,EAR为有效地址寄存器,LATCH为锁存器。
假设指令地址已存于PC中,画出“LDA*D”和“SUBX,D”指令周期信息流程图,并列出相应的控制信号序列。
说明:
(1)“LDA*D”指令字中*表示相对寻址,D为相对位移量;
(2)“SUBX,D”指令字中X为变址寄存器XR,D为形式地址;
(3)寄存器的输入和输出均受控制信号控制,例如,PCi表示PC的输入端控制信号;MDRo表示MDR的输出控制信号;
(4)凡是需要经过总线实现寄存器之间的传送,需在流程图中注明,如:
PC→BUS→MAR,相应的控制信号为PCo和MARi。
第10章控制单元设计
1、通常控制单元的设计可分为哪两类?
各类的核心部件是什么?
2、在微程序控制器中,机器指令与微指令具有什么样的关系?
3、什么是水平微指令?
什么是垂直微指令?
各有何特点?
4、在控制器的控制信号中,何谓相容的控制信号?
何谓相斥的控制信号?
5、微指令字中操作控制字段有哪些控制方法?
各有何特点?
6、说明下一微指令地址(简称下地址)有几种形成方式,并说明每种方式如何形成下一微指令地址。
7、下表给出8条微指令I1~I8及所包含的微命令控制信号,设计微指令操作控制字段格式,要求所使用的控制位最少,而且保持微指令本身内在的并行性。
微指令
所含的微命令
I1
I2
I3
I4
I5
I6
I7
I8
abcde
adfe
bh
c
cegi
ahj
cdh
abh
8、设某一运算器通路如教科书P423图所示,假设操作数a和b(均为补码)已分别放在通用寄存器R1和R2中,ALU有+、-、M(传送)三种操作功能。
(1)指出互斥性微操作和相容性微操作;
(2)采用字段直接编码控制方式,设计适合此运算器的微指令格式;
(3)画出计算(a-b)/2→R2的微程序流程图,试问执行周期需要几条微指令?
(4)按设计的微指令格式,写出(3)要求的微指令码点。
9、某机共有55个微操作控制信号,构成5个相斥类的微命令组,各组分别包含4、7、8、12和24个微命令。
已知可判定的外部条件有CY和ZF两个,微指令字长30位。
(1)给出采用断定方式的水平微指令格式;
(2)指出控制存储器的容量。
完
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 系统 作业