单片机硬件设计原则.docx
- 文档编号:18464951
- 上传时间:2023-08-18
- 格式:DOCX
- 页数:34
- 大小:39.17KB
单片机硬件设计原则.docx
《单片机硬件设计原则.docx》由会员分享,可在线阅读,更多相关《单片机硬件设计原则.docx(34页珍藏版)》请在冰点文库上搜索。
单片机硬件设计原则
下面是总结的一些设计中应注意的问题,和单片机硬件设计原则:
(1)在元器件的布局方面,应该把相互有关的元件尽量放得靠近一些,例如,时钟发生器、晶振、CPU的时钟输入端都易产生噪声,在放置的时候应把它们靠近些。
对于那些易产生噪声的器件、小电流电路、大电流电路开关电路等,应尽量使其远离单片机的逻辑控制电路和存储电路(ROM、RAM),如果可能的话,可以将这些电路另外制成电路板,这样有利于抗干扰,提高电路工作的可靠性。
(2)尽量在关键元件,如ROM、RAM等芯片旁边安装去耦电容。
实际上,印制电路板走线、引脚连线和接线等都可能含有较大的电感效应。
大的电感可能会在Vcc走线上引起严重的开关噪声尖峰。
防止Vcc走线上开关噪声尖峰的唯一方法,是在VCC与电源地之间安放一个的电子去耦电容。
如果电路板上使用的是表面贴装元件,可以用片状电容直接紧靠着元件,在Vcc引脚上固定。
最好是使用瓷片电容,这是因为这种电容具有较低的静电损耗(ESL)和高频阻抗,另外这种电容温度和时间上的介质稳定性也很不错。
尽量不要使用钽电容,因为在高频下它的阻抗较高。
在安放去耦电容时需要注意以下几点:
1.在印制电路板的电源输入端跨接100uF左右的电解电容,如果体积允许的话,电容量大一些则更好。
2.原则上每个集成电路芯片的旁边都需要放置一个的瓷片电容,如果电路板的空隙太小而放置不下时,可以每10个芯片左右放置一个1~10的钽电容。
3.对于抗干扰能力弱、关断时电流变化大的元件和RAM、ROM等存储元件,应该在电源线(Vcc)和地线之间接入去耦电容。
4.电容的引线不要太长,特别是高频旁路电容不能带引线。
(3)在单片机控制系统中,地线的种类有很多,有系统地、屏蔽地、逻辑地、模拟地等,地线是否布局合理,将决定电路板的抗干扰能力。
在设计地线和接地点的时候,应该考虑以下问题:
1.逻辑地和模拟地要分开布线,不能合用,将它们各自的地线分别与相应的电源地线相连。
在设计时,模拟地线应尽量加粗,而且尽量加大引出端的接地面积。
一般来讲,对于输入输出的模拟信号,与单片机电路之间最好通过光耦进行隔离。
2.在设计逻辑电路的印制电路版时,其地线应构成闭环形式,提高电路的抗干扰能力。
3.地线应尽量的粗。
如果地线很细的话,则地线电阻将会较大,造成接地电位随电流的变化而变化,致使信号电平不稳,导致电路的抗干扰能力下降。
在布线空间允许的情况下,要保证主要地线的宽度至少在2~3mm以上,元件引脚上的接地线应该在左右。
4.要注意接地点的选择。
当电路板上信号频率低于1MHz时,由于布线和元件之间的电磁感应影响很小,而接地电路形成的环流对干扰的影响较大,所以要采用一点接地,使其不形成回路。
当电路板上信号频率高于10MHz时,由于布线的电感效应明显,地线阻抗变得很大,此时接地电路形成的环流就不再是主要的问题了。
所以应采用多点接地,尽量降低地线阻抗。
5.电源线的布置除了要根据电流的大小尽量加粗走线宽度外,在布线时还应使电源线、地线的走线方向与数据线的走线方身一致在布线工作的最后,用地线将电路板的底层没有走线的地方铺满,这些方法都有助于增强电路的抗干扰能力。
6.数据线的宽度应尽可能地宽,以减小阻抗。
数据线的宽度至少不小于(12mil),如果采用~(18mil~20mil)则更为理想。
7.由于电路板的一个过孔会带来大约10pF的电容效应,这对于高频电路,将会引入太多的干扰,所以在布线的时候,应尽可能地减少过孔的数量。
再有,过多的过孔也会造成电路板的机械强度降低。
一个单片机应用系统的硬件电路设计包含两部分内容:
一是系统扩展,即单片机内部的功能单元,如ROM、RAM、I/O、定时器/计数器、中断系统等不能满足应用系统的要求时,必须在片外进行扩展,选择适当的芯片,设计相应的电路。
二是系统的配置,即按照系统功能要求配置外围设备,如键盘、显示器、打印机、A/D、D/A转换器等,要设计合适的接口电路。
系统的扩展和配置应遵循以下原则:
1、尽可能选择典型电路,并符合单片机常规用法。
为硬件系统的标准化、模块化打下良好的基础。
2、系统扩展与外围设备的配置水平应充分满足应用系统的功能要求,并留有适当余地,以便进行二次开发。
3、硬件结构应结合应用软件方案一并考虑。
硬件结构与软件方案会产生相互影响,考虑的原则是:
软件能实现的功能尽可能由软件实殃,以简化硬件结构。
但必须注意,由软件实现的硬件功能,一般响应时间比硬件实现长,且占用CPU时间。
4、系统中的相关器件要尽可能做到性能匹配。
如选用CMOS芯片单片机构成低功耗系统时,系统中所有芯片都应尽可能选择低功耗产品。
5、可靠性及抗干扰设计是硬件设计必不可少的一部分,它包括芯片、器件选择、去耦滤波、印刷电路板布线、通道隔离等。
6、单片机外围电路较多时,必须考虑其驱动能力。
驱动能力不足时,系统工作不可靠,可通过增设线驱动器增强驱动能力或减少芯片功耗来降低总线负载。
7、尽量朝“单片”方向设计硬件系统。
系统器件越多,器件之间相互干扰也越强,功耗也增大,也不可避免地降低了系统的稳定性。
随着单片机片内集成的功能越来越强,真正的片上系统SOC已经可以实现,如ST公司新近推出PSD32;系列产品在一块芯片上集成了80C32核、大容量FLASH存储器、SRAM、A/D、I/O、两个串口、看门狗、上电复位电路等等。
单片机系统硬件抗干扰常用方法实践
影响单片机系统可靠安全运行的主要因素主要来自系统内部和外部的各种电气干扰,并受系统结构设计、元器件选择、安装、制造工艺影响。
这些都构成单片机系统的干扰因素,常会导致单片机系统运行失常,轻则影响产品质量和产量,重则会导致事故,造成重大经济损失。
形成干扰的基本要素有三个:
(1)干扰源。
指产生干扰的元件、设备或信号,用数学语言描述如下:
du/dt,di/dt大的地方就是干扰源。
如:
雷电、继电器、可控硅、电机、高频时钟等都可能成为干扰源。
(2)传播路径。
指干扰从干扰源传播到敏感器件的通路或媒介。
典型的干扰传播路径是通过导线的传导和空间的辐射。
(3)敏感器件。
指容易被干扰的对象。
如:
A/D、D/A变换器,单片机,数字IC,弱信号放大器等。
干扰的分类1干扰的分类干扰的分类有好多种,通常可以按照噪声产生的原因、传导方式、波形特性等等进行不同的分类。
按产生的原因分:
可分为放电噪声音、高频振荡噪声、浪涌噪声。
按传导方式分:
可分为共模噪声和串模噪声。
按波形分:
可分为持续正弦波、脉冲电压、脉冲序列等等。
2干扰的耦合方式干扰源产生的干扰信号是通过一定的耦合通道才对测控系统产生作用的。
因此,我有有必要看看干扰源和被干扰对象之间的传递方式。
干扰的耦合方式,无非是通过导线、空间、公共线等等,细分下来,主要有以下几种:
(1)直接耦合:
这是最直接的方式,也是系统中存在最普遍的一种方式。
比如干扰信号通过电源线侵入系统。
(2)公共阻抗耦合:
这也是常见的耦合方式,这种形式常常发生在两个电路电流有共同通路的情况。
为了防止这种耦合,通常在电路设计上就要考虑。
使干扰源和被干扰对象间没有公共阻抗。
(3)电容耦合:
又称电场耦合或静电耦合。
是由于分布电容的存在而产生的耦合。
(4)电磁感应耦合:
又称磁场耦合。
是由于分布电磁感应而产生的耦合。
(5)漏电耦合:
这种耦合是纯电阻性的,在绝缘不好时就会发生。
常用硬件抗干扰技术针对形成干扰的三要素,采取的抗干扰主要有以下手段。
1抑制干扰源抑制干扰源就是尽可能的减小干扰源的du/dt,di/dt。
这是抗干扰设计中最优先考虑和最重要的原则,常常会起到事半功倍的效果。
减小干扰源的du/dt主要是通过在干扰源两端并联电容来实现。
减小干扰源的di/dt则是在干扰源回路串联电感或电阻以及增加续流二极管来实现。
抑制干扰源的常用措施如下:
(1)继电器线圈增加续流二极管,消除断开线圈时产生的反电动势干扰。
仅加续流二极管会使继电器的断开时间滞后,增加稳压二极管后继电器在单位时间内可动作更多的次数。
(2)在继电器接点两端并接火花抑制电路(一般是RC串联电路,电阻一般选几K到几十K,电容选),减小电火花影响。
(3)给电机加滤波电路,注意电容、电感引线要尽量短。
(4)电路板上每个IC要并接一个~高频电容,以减小IC对电源的影响。
注意高频电容的布线,连线应靠近电源端并尽量粗短,否则,等于增大了电容的等效串联电阻,会影响滤波效果。
(5)布线时避免90度折线,减少高频噪声发射。
(6)可控硅两端并接RC抑制电路,减小可控硅产生的噪声(这个噪声严重时可能会把可控硅击穿的)。
2切断干扰传播路径按干扰的传播路径可分为传导干扰和辐射干扰两类。
所谓传导干扰是指通过导线传播到敏感器件的干扰。
高频干扰噪声和有用信号的频带不同,可以通过在导线上增加滤波器的方法切断高频干扰噪声的传播,有时也可加隔离光耦来解决。
电源噪声的危害最大,要特别注意处理。
所谓辐射干扰是指通过空间辐射传播到敏感器件的干扰。
一般的解决方法是增加干扰源与敏感器件的距离,用地线把它们隔离和在敏感器件上加蔽罩。
切断干扰传播路径的常用措施如下:
(1)充分考虑电源对单片机的影响。
电源做得好,整个电路的抗干扰就解决了一大半。
许多单片机对电源噪声很敏感,要给单片机电源加滤波电路或稳压器,以减小电源噪声对单片机的干扰。
比如,可以利用磁珠和电容组成π形滤波电路,当然条件要求不高时也可用100Ω电阻代替磁珠。
(2)如果单片机的I/O口用来控制电机等噪声器件,在I/O口与噪声源之间应加隔离(增加π形滤波电路)。
(3)注意晶振布线。
晶振与单片机引脚尽量靠近,用地线把时钟区隔离起来,晶振外壳接地并固定。
(4)电路板合理分区,如强、弱信号,数字、模拟信号。
尽可能把干扰源(如电机、继电器)与敏感元件(如单片机)远离。
(5)用地线把数字区与模拟区隔离。
数字地与模拟地要分离,最后在一点接于电源地。
A/D、D/A芯片布线也以此为原则。
(6)单片机和大功率器件的地线要单独接地,以减小相互干扰。
大功率器件尽可能放在电路板边缘。
(7)在单片机I/O口、电源线、电路板连接线等关键地方使用抗干扰元件如磁珠、磁环、电源滤波器、屏蔽罩,可显着提高电路的抗干扰性能。
3提高敏感器件的抗干扰性能提高敏感器件的抗干扰性能是指从敏感器件这边考虑尽量减少对干扰噪声的拾取,以及从不正常状态尽快恢复的方法。
提高敏感器件抗干扰性能的常用措施如下:
(1)布线时尽量减少回路环的面积,以降低感应噪声。
(2)布线时,电源线和地线要尽量粗。
除减小压降外,更重要的是降低耦合噪声。
(3)对于单片机闲置的I/O口,不要悬空,要接地或接电源。
其它IC的闲置端在不改变系统逻辑的情况下接地或接电源。
(4)对单片机使用电源监控及看门狗电路,如:
IMP809,IMP706,IMP813,X5043,X5045等,可大幅度提高整个电路的抗干扰性能。
(5)在速度能满足要求的前提下,尽量降低单片机的晶振和选用低速数字电路。
(6)IC器件尽量直接焊在电路板上,少用IC座。
4其它常用抗干扰措施交流端用电感电容滤波:
去掉高频低频干扰脉冲。
变压器双隔离措施:
变压器初级输入端串接电容,初、次级线圈间屏蔽层与初级间电容中心接点接大地,次级外屏蔽层接印制板地,这是硬件抗干扰的关键手段。
次级加低通滤波器:
吸收变压器产生的浪涌电压。
采用集成式直流稳压电源:
因为有过流、过压、过热等保护。
I/O口采用光电、磁电、继电器隔离,同时去掉公共地。
通讯线用双绞线:
排除平行互感。
防雷电用光纤隔离最为有效。
A/D转换用隔离放大器或采用现场转换:
减少误差。
外壳接大地:
解决人身安全及防外界电磁场干扰。
加复位电压检测电路。
防止复位不充份,CPU就工作,尤其有EEPROM的器件,复位不充份会改变EEPROM的内容。
印制板工艺抗干扰:
①电源线加粗,合理走线、接地,三总线分开以减少互感振荡。
②CPU、RAM、ROM等主芯片,VCC和GND之间接电解电容及瓷片电容,去掉高、低频干扰信号。
③独立系统结构,减少接插件与连线,提高可靠性,减少故障率。
④集成块与插座接触可靠,用双簧插座,最好集成块直接焊在印制板上,防止器件接触不良故障。
⑤有条件采用四层以上印制板,中间两层为电源及地。
常用元器件封装
默认分类2008-11-1816:
40:
52阅读1232评论1字号:
大中小订阅
电阻:
RES1,RES2,RES3,RES4;封装属性为axial系列
无极性电容:
cap;封装属性为到
电解电容:
electroi;封装属性为.4到
电位器:
pot1,pot2;封装属性为vr-1到vr-5
二极管:
封装属性为(小功率)(大功率)
三极管:
常见的封装属性为to-18(普通三极管)to-22(大功率三极管)to-3(大功率达林顿管)
电源稳压块有78和79系列;78系列如7805,7812,7820等
79系列有7905,7912,7920等
常见的封装属性有to126h和to126v
整流桥:
BRIDGE1,BRIDGE2:
封装属性为D系列(D-44,D-37,D-46)
电阻:
其中指电阻的长度,一般用
瓷片电容:
。
其中指电容大小,一般用
电解电容:
..8其中.1/..8指电容大小。
一般<100uF用
.2,100uF-470uF用.4,>470uF用.6
二极管:
其中指二极管长短,一般用
发光二极管:
.2
集成块:
DIP8-DIP40,其中8-40指有多少脚,8脚的就是DIP8 贴片电阻
0603表示的是封装尺寸与具体阻值没有关系,但封装尺寸与功率有关通常来说如下:
02011/20W
04021/16W
06031/10W
08051/8W
12061/4W
电容电阻外形尺寸与封装的对应关系是:
0402= 0603= 0805= 1206= 1210= 1812= 2225= 零件封装是指实际零件焊接到电路板时所指示的外观和焊点的位置。
是纯粹的空间概念因此不同的元件可共用同一零件封装,同种元件也可有不同的零件封装。
像电阻,有传统的针插式,这种元件体积较大,电路板必须钻孔才能安置元件,完成钻孔后,插入元件,再过锡炉或喷锡(也可手焊),成本较高,较新的设计都是采用体积小的表面贴片式元件(SMD)这种元件不必钻孔,用钢膜将半熔状锡膏倒入电路板,再把SMD元件放上,即可焊接在电路板上了。
关于零件封装我们在前面说过,除了DEVICE。
LIB库中的元件外,其它库的元件都已经有了固定的元件封装,这是因为这个库中的元件都有多种形式:
以晶体管为例说明一下:
晶体管是我们常用的的元件之一,在DEVICE。
LIB库中,简简单单的只有NPN与PNP之分,但实际上,如果它是NPN的2N3055那它有可能是铁壳子的TO—3,如果它是NPN的2N3054,则有可能是铁壳的TO-66或TO-5,而学用的CS9013,有TO-92A,TO-92B,还有TO-5,TO-46,TO-52等等,千变万化。
还有一个就是电阻,在DEVICE库中,它也是简单地把它们称为RES1和RES2,不管它是100Ω还是470KΩ都一样,对电路板而言,它与欧姆数根本不相关,完全是按该电阻的功率数来决定的我们选用的1/4W和甚至1/2W的电阻,都可以用元件封装,而功率数大一点的话,可用,等等。
现将常用的元件封装整理如下:
电阻类及无极性双端元件 无极性电容 有极性电容 .
二极管 及
石英晶体振荡器 XTAL1
晶体管、FET、UJT TO-xxx(TO-3,TO-5)
可变电阻(POT1、POT2) VR1-VR5
当然,我们也可以打开C:
\Client98\PCB98\library\库来查找所用零件的对应封装。
这些常用的元件封装,大家最好能把它背下来,这些元件封装,大家可以把它拆分成两部分来记如电阻可拆成AXIAL和,AXIAL翻译成中文就是轴状的,则是该电阻在印刷电路板上的焊盘间的距离也就是300mil(因为在电机领域里,是以英制单位为主的。
同样的,对于无极性的电容,也是一样;对有极性的电容如电解电容,其封装为.4,.6等,其中“.2”为焊盘间距,“.4”为电容圆筒的外径。
对于晶体管,那就直接看它的外形及功率,大功率的晶体管,就用TO—3,中功率的晶体管,如果是扁平的,就用TO-220,如果是金属壳的,就用TO-66,小功率的晶体管,就用TO-5,TO-46,TO-92A等都可以,反正它的管脚也长,弯一下也可以。
对于常用的集成IC电路,有DIPxx,就是双列直插的元件封装,DIP8就是双排,每排有4个引脚,两排间距离是300mil,焊盘间的距离是100mil。
SIPxx就是单排的封装。
等等。
值得我们注意的是晶体管与可变电阻,它们的包装才是最令人头痛的,同样的包装,其管脚可不一定一样。
例如,对于TO-92B之类的包装,通常是1脚为E(发射极),而2脚有可能是B极(基极),也可能是C(集电极);同样的,3脚有可能是C,也有可能是B,具体是那个,只有拿到了元件才能确定。
因此,电路软件不敢硬性定义焊盘名称(管脚名称),同样的,场效应管,MOS管也可以用跟晶体管一样的封装,它可以通用于三个引脚的元件。
Q1-B,在PCB里,加载这种网络表的时候,就会找不到节点(对不上)。
在可变电阻上也同样会出现类似的问题;在原理图中,可变电阻的管脚分别为1、W、及2,所产生的网络表,就是1、2和W,在PCB电路板中,焊盘就是1,2,3。
当电路中有这两种元件时,就要修改PCB与SCH之间的差异最快的方法是在产生网络表后,直接在网络表中,将晶体管管脚改为1,2,3;将可变电阻的改成与电路板元件外形一样的1,2,3即可。
rotel封装2008-03-2011:
35元件封装是元件在电路板是存在的形势,Footprint那栏是元件封装栏,要自己输入,比如电阻可以用等等
protel99常用元件的电气图形符号和封装形式
1.标准电阻:
RES1、RES2;封装:
到
两端口可变电阻:
RES3、RES4;封装:
到
三端口可变电阻:
RESISTORTAPPED,POT1,POT2;封装:
VR1-VR5
2.电容:
CAP(无极性电容)、ELECTRO1或ELECTRO2(极性电容)、可变电容CAPVAR
封装:
无极性电容为到,有极性电容为.4到.
3.二极管:
DIODE(普通二极管)、DIODESCHOTTKY(肖特基二极管)、DUIDETUNNEL(隧道二极管)DIODEVARCTOR(变容二极管)ZENER1~3(稳压二极管)
封装:
和DIODE;(上面已经说了,注意做PCB时别忘了将封装DIODE的端口改为A、K)
4.三极管:
NPN,NPN1和PNP,PNP1;引脚封装:
TO18、TO92A(普通三极管)TO220H(大功率三极管)TO3(大功率达林顿管)
以上的封装为三角形结构。
T0-226为直线形,我们常用的9013、9014管脚排列是直线型的,所以一般三极管都采用TO-126啦!
5、效应管:
JFETN(N沟道结型场效应管),JFETP(P沟道结型场效应管)MOSFETN(N沟道增强型管)MOSFETP(P沟道增强型管)
引脚封装形式与三极管同。
6、电感:
INDUCTOR、INDUCTOR1、INDUCTOR2(普通电感),INDUCTORVAR、INDUCTOR3、INDUCTOR4(可变电感)
8.整流桥原理图中常用的名称为BRIDGE1和BRIDGE2,引脚封装形式为D系列,如D-44,D-37,D-46等。
9.单排多针插座原理图中常用的名称为CON系列,从CON1到CON60,引脚封装形式为SIP系列,从SIP-2到SIP-20。
10.双列直插元件原理图中常用的名称为根据功能的不同而不同,引脚封装形式DIP系列,
不如40管脚的单片机封装为DIP40。
11.串并口类原理图中常用的名称为DB系列,引脚封装形式为DB和MD系列。
12、晶体振荡器:
CRYSTAL;封装:
XTAL1
13、发光二极管:
LED;封装可以才用电容的封装。
()
14、发光数码管:
DPY;至于封装嘛,建议自己做!
15、拨动开关:
SWDIP;封装就需要自己量一下管脚距离来做!
16、按键开关:
SW-PB:
封装同上,也需要自己做。
17、变压器:
TRANS1——TRANS5;封装不用说了吧自己量,然后加两个螺丝上去。
最后在说说PROTEL99的原理图库吧!
常用元器件都在protelDOSschematic里
此外还有protelDOSschematic4000CMOS(4000序列元件)
protelDOSschematicAnalogdigital(A/D,D/A转换元件)
protelDOSschematicComparator(比较器,如LM139之类)
protelDOSschematicintel(Intel的处理器和接口芯片之类)
你也可以新建一个PCB,然后在library下找到对应的封装名,在生成PCB之前所有元件都要封装,而且元件存号不能重复。
1、BGA(ballgridarray)
球形触点陈列,表面贴装型封装之一。
在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚,在印刷基板的正面装配LSI芯片,然后用模压树脂或灌封方法进行密封。
也称为凸点陈列载体(PAC)。
引脚可超过200,是多引脚LSI用的一种封装。
封装本体也可做得比QFP(四侧引脚扁平封装)小。
例如,引脚中心距为的360引脚BGA仅为31mm见方;而引脚中心距为的304引脚QFP为40mm见方。
而且BGA不用担心QFP那样的引脚变形问题。
该封装是美国Motorola公司开发的,首先在便携式电话等设备中被采用,今后在美国有
可能在个人计算机中普及。
最初,BGA的引脚(凸点)中心距为,引脚数为225。
现在也有一些LSI厂家正在开发500引脚的BGA。
BGA的问题是回流焊后的外观检查。
现在尚不清楚是否有效的外观检查方法。
有的认为,由于焊接的中心距较大,连接可以看作是稳定的,只能通过功能检查来处理。
美国Motorola公司把用模压树脂密封的封装称为OMPAC,而把灌封方法密封的封装称为
GPAC(见OMPAC和GPAC)。
2、BQFP(quadflatpackagewithbumper)
带缓冲垫的四侧引脚扁平封装。
QFP封装之一,在封装本体的四个角设置突起(缓冲垫)以防止在运送过程中引脚发生弯曲变形。
美国半导体厂家主要在微处理器和ASIC等电路中采用此封装。
引脚中心距,引脚数从84到196左右(见QFP)。
3、碰焊PGA(buttjointpingridarray)表面贴装型PGA的别称(见表面贴装型PGA)。
4、C-(ceramic)
表示陶瓷封装的记号。
例如,CDIP表示的是陶瓷DIP。
是在实际中经常使用的记号。
5、Cerdip
用玻璃密封的陶瓷双列直插式封装,用于ECLRAM,DSP(数字信号处理器)等电路。
带有玻璃窗口的Cerdip用于紫外线擦除型EPROM以及内部带有EPROM的微机电路等。
引脚中心距,引脚数从8到42。
在日本,此封装表示为DIP-G(G即玻璃密封的意思)。
6、Cerquad
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 单片机 硬件 设计 原则