qII教程.docx
- 文档编号:1990941
- 上传时间:2023-05-02
- 格式:DOCX
- 页数:25
- 大小:1.10MB
qII教程.docx
《qII教程.docx》由会员分享,可在线阅读,更多相关《qII教程.docx(25页珍藏版)》请在冰点文库上搜索。
qII教程
附录二:
QuartusII软件的介绍
5.1QuartusII软件的特点
QuartusII是Altera公司的综合性PLD开发软件,支持原理图、VHDL、VerilogHDL以及AHDL(AlteraHardwareDescriptionLanguage)等多种设计输入形式,内嵌自有的综合器以及仿真器,可以完成从设计输入到硬件配置的完整PLD设计流程。
QuartusII可以在XP、Linux以及Unix上使用,除了可以使用Tcl脚本完成设计流程外,提供了完善的用户图形界面设计方式。
具有运行速度快,界面统一,功能集中,易学易用等特点。
QuartusII支持Altera的IP核,包含了LPM/MegaFunction宏功能模块库,使用户可以充分利用成熟的模块,简化了设计的复杂性、加快了设计速度。
对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。
此外,QuartusII通过和DSPBuilder工具与Matlab/Simulink相结合,可以方便地实现各种DSP应用系统;支持Altera的片上可编程系统(SOPC)开发,集系统级设计、嵌入式软件开发、可编程逻辑设计于一体,是一种综合性的开发平台。
MaxplusII作为Altera的上一代PLD设计软件,由于其出色的易用性而得到了广泛的应用。
目前Altera已经停止了对MaxplusII的更新支持,QuartusII与之相比不仅仅是支持器件类型的丰富和图形界面的改变。
Altera在QuartusII中包含了许多诸如SignalTapII、ChipEditor和RTLViewer的设计辅助工具,集成了SOPC和HardCopy设计流程,并且继承了MaxplusII友好的图形界面及简便的使用方法。
AlteraQuartusII作为一种可编程逻辑的设计环境,由于其强大的设计能力和直观易用的接口,越来越受到数字系统设计者的欢迎。
5.2QuartusII软件的使用
5.2.1.软件的打开:
在桌面上或者开始菜单中双击
图标,打开QuartusII软件会弹出如下图5.1所示的的主界面
图5.1
5.2.2.项目的建立:
点击“File”选项,弹出如下图5.2界面,选择“NewProjectWizard”选项
弹出如图5.3对话框,点击Next,弹出如图5.4对话框,在“Whatistheworkingdirectoryforthisproject?
”选项中选择你所要保存项目的路径,在“Whatisthenameofthisproject?
”选项中输入项目的名称。
然后单击“Next”弹出如图5.5所示对话框
图5.2图5.3
图5.4
图5.5
点击“Next”会出现如图5.6所示对话框,此对话框用于FPGA或CPLD芯片型号的选择,我们所使用的CPLD芯片为EPM7128STI100—10按图进行选择就能
图5.6
找到所要使用的芯片,然后再点击“Next”,弹出如图5.7所示的对话框,再点击“Next”弹出如图5.8对话框,点击“Finish”就完成了整个项目的建立。
图5.7
图5.8
5.2.3.Verilog程序的编写:
接下来要进行Verilog程序的编写,首先要建立一个VerilogHDL编辑文本,点击“File”选项在弹出的如图5.9所示的选项中选择“New”(或者点击快捷菜单栏中的New)在出现的如图5.10中选择“VerilogHDLFile”选项点击“OK”会弹出如图5.11Verilog程序编辑窗口。
图5.9图5.10
图5.11
在编辑框里进行如下程序的编写,值得特别注意的是:
模块名必须与之前建立的项目名称一致,如此处的“LED”。
如果不一致在程序进行编译时就会报错编译将无法通过。
把想要编写的程序写入Verilog程序文本框内,然后进行保存,如图5.12所示。
模块名必须与项目名一致都为LED
图5.12
5.3.4.程序的编译:
点击快捷菜单中的
进行程序的编译,如果程序有错,编译将无法通过并会弹出如图5.13所示的错误信息提示窗口。
小窗口中会提示出错误的个数,大窗口中下面的红色字行显示的是具体错误的位置所在,根据错误提示进行相应的语法错误修改,然后再重新编译,当编译通过是就会弹出如图5.14所示的信息窗口。
图5.13
图5.14
5.2.5.芯片引脚的配置:
如下图5.15所示点击“Assignments”再点击“Pins”会弹出如图5.16所示的引脚界面。
图5.15
图5.16
图5.17是图5.16的放大图。
在图5.17下方的表格中的“Location”空白处单击就会出现引脚的选择,我们应选择与原理图相对应的芯片引脚号。
其中“NodeName”里即为Verilog程序里的引脚变量名称。
图5.17
在LED程序中,所有引脚名称与芯片引脚对应关系如下图5.18所示。
图5.18
特别注意事项:
前面是对程序所要用到的引脚进行了配置,但是没有对未使用的引脚进行相应的设置,同样也必须对未使用的引脚进行设置,否则在实验的过程中极有可能把CPLD芯片烧坏。
设置的步骤如下:
如图5.19点击“Assignments”中的“Device”会弹出如图5.20所示的对话框,然后点击图5.20所示对话框右边的“DeviceandPinOptions”,在出现的如图5.21对话框中点击“unusedPins”会弹出如图5.22所示的对话框。
在如图5.22所示的对话框中选择未使用引脚的设置为:
“Asinputtri-stated”(三态输入)。
引脚配置完成后需要再次进行编译,编译完成后我们接下来进行的就是给芯片进行程序下载了。
如果在项目的建立过程中CPLD或FPGA芯片型号选错了我们可以点击“assignments”->“Device”在出现的界面进行相应的芯片型号修改。
图5.19
图5.20
图5.21
图5.22
5.2.6.程序的仿真:
仿真分为时序仿真和功能仿真。
不考虑信号的延时等因素的仿真称为功能仿真,又叫前仿真;时序仿真又叫后仿真,它是在选择了具体器件并完成了布局布线后进行的包含延时的仿真。
由于不同器件的内部延时不一样,不同的布局,布线方案也会给延时造成很大的影响,因此在设计实现后,对网络和逻辑块进行延时仿真,分析定时关系,估计设计性能是非常有必要的。
但是对于初学者来说大多设计的都是一些组合逻辑电路或者较为简单的时序电路,因此可以只进行功能仿真来进行自己设计的功能验证。
其步骤如下:
图5.23
图5.24
点击“File”选项中的“New”或者快捷方式的New会弹出如图5.23所示的界面选择“VectorWaveformFile”单击OK会出现如图5.24所示的波形仿真编辑器界面。
添加输入/输出信号:
如图5.25所示依次点击“Edit”“Insert”“InsertNodeorBus…”在出现的图5.26中点击“NodeFinder…”,会弹出如图5.27所示的对话框。
图5.25
图5.26
图5.27
图5.28
点击图5.27对话框中的“List”所有的输入/输出引脚变量就会全部出现在图5.28中然后再点击“》”所有的输入/输出引脚变量就会被全部选中出现在右边的空白处如图5.29所示。
然后依次点击OK退出各对话框。
我们就可以看到波形仿真编辑器界面变为了如图5.30。
图5.29
图5.30
图5.30中X形波浪线的表示的是输出引脚变量的波形。
低电平的全部为未进行信号编辑前的输入引脚变量的信号。
输入/输出变量信号的编辑:
选中输入变量信号的一段波形然后双击就会弹出如图5.28所示的对话框,由对话框中可以看出可以进行任意时间段波形的设置以及波形值的设定。
Starttime为要编辑波形的起始时间;Endtime为要编辑波形的结束时间,后面有相应的单位选择。
因此我们可以通过设置波形的起始时间和结束时间对任意时间段的波形进行编辑设置。
Radix为波形值进制的选择;Numenicornamedvalue为波形值的设置。
用同样的办法完成对所有的输入变量信号波形值的编辑。
图5.31图5.32
图5.31所示里也有一些波形编辑的快捷键可以利用,快捷键可以设定波形为高电平,低电平,随机值和计数类型的值等。
完成了输入波形编辑的图如图5.32所示。
图5.33
仿真设置:
点击“Assignments”选项中的“Settings”在弹出的对话框里选中SimulationSettings出现的界面如图5.34所示。
Simulationmode里有Timing时序仿真选项和Functional功能仿真选项。
根据要求选定相应的仿真形式。
图5.34
图5.35
对于功能仿真,必须要有一个功能仿真列表。
产生功能仿真列表的方法是:
点击“Processing”选项中的“GenerateFunctionalSimulationNetlist”就可以产生如图5.35所示。
产生功能仿真列表必须是在程序编译通过以后才行。
点击工具栏中的
就可以进行仿真了。
仿真完成后会弹出如图5.33所示一样的仿真结果图,认真分析仿真结果看程序是否达到了自己的预想效果。
如果仿真结果与预想的结果不一样必须修改程序,再进行仿真直到仿真结果正确为止。
5.2.7.程序的下载:
把编程器USB-Blaster插入电脑的USB口,如果没有安装驱动先进行驱动的安装,必须确定电脑识别到了编程器,不然无法进行程序的下载。
点击快捷菜单里的
图标(或者点击Tools菜单选项里的Programmer)会弹出如下图5.36所示界面。
图5.36
点击左上方的“HardwareSetup”选项会弹出如图5.37所示的界面在“Currentlyselectedhardware”选项里选择自己的编译器型号。
然后关闭窗口。
如果图5.36中没有出现下载所要的文件可以单击图5.36所示中的“AddFile”选择所要下载程序项目里的XXX.pof文件,如图5.38所示。
最后在如图5.39所示中的Program/Configure,Verify和Blank-Check小框内打上勾,再点击“Start”程序就开始进行下载了。
图5.37
图5.38
图5.39
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- qII 教程
![提示](https://static.bingdoc.com/images/bang_tan.gif)