基于CPLD的电梯控制器的设计.docx
- 文档编号:325270
- 上传时间:2023-04-28
- 格式:DOCX
- 页数:31
- 大小:300.12KB
基于CPLD的电梯控制器的设计.docx
《基于CPLD的电梯控制器的设计.docx》由会员分享,可在线阅读,更多相关《基于CPLD的电梯控制器的设计.docx(31页珍藏版)》请在冰点文库上搜索。
基于CPLD的电梯控制器的设计
################
毕业设计论文
作者##学号##
系部##
专业##术
题目基于CPLD的电梯控制器的设计
指导教师#
评阅教师#
完成时间:
2010年03月30日
毕业设计(论文)中文摘要
基于CPLD的电梯控制器的设计
摘要:
经济的高速发展,微电子技术、计算机技术和自动控制技术也得到了迅速发展,交流变频调速技术已经进入一个崭新的时代,其应用越来越广。
电梯是现代高层建筑的垂直交通工具,其设计要求稳定性、安全性及高。
随着人们生活水平的不断提高,对电梯的要求的也相应提高,电梯得到了快速发展,我国国产电梯多为继电器,本次设计的软件控制部分由Verilog来实现,研究、分析电梯的逻辑关系,进而实现控制。
通过合理的选择和设计,提高了电梯的控制水平,并改善了电梯运行的舒适感,使电梯达到了较为理想的控制效果。
关键词:
电梯硬件描述语言编译仿真
毕业设计(论文)外文摘要
Title:
CPLD-basedelevatorcontrollerdesign
Withthehigh-speeddevelopmentofeconomy,microelectrictechnique,technologyofthecomputerandautomaticcontroltechnologyhavebeendevelopedrapidly,exchangefrequencyconversionandadjustspeedtechnologyandalreadyenterabrand-newera,itsapplicationiswiderandwider.Theliftistheverticalmeansoftransportationofthemodernskyscraper,itsdesigningrequirementstability,securityandhigh.Livingstandardconstanttoraisewithpeople,requisitionforlifttoocorrespondingtoimprove,thelifthasgotthefastdevelopment,thedomesticliftofourcountryismostlyrelaycontrolmethod,thesoftwaredesignedthistimeiscontrolledsometorealizebyVerilog,thelogicrelationofstudying,analysingthelift,andthenrealizecontrol.Throughrationalchoiceanddesign,haveimprovedthecontrollevelofthelift,hasimprovedthecomfortthattheliftoperates,maketheliftreachthecomparativelyidealcontrolresult.
Keywords:
liftHardwareDescriptionLanguageCompilerSimulator
第1章绪论
电梯是标志现代物质文明的垂直运输工具、是机—电一体化的复杂运输设备。
它涉及电子技术、机械工程、电力电子技术、微机技术、电力拖动系统和土建工程等多个科学领域。
目前电梯的生产情况和使用数量已成为一个国家现代化程度的标志之一。
随着现代化城市的高速发展,每天都有大量人流及物流需要输送。
为节约用地和适应经贸事业的发展,一幢幢高楼拔地而起,这些高层建筑的垂直运输是一个突出问题,与人们的工作和生活紧密相关。
目前,我国国产电梯大部分为继电器及PLC控制方式,继电器控制系统性能不稳定、故障率高,大大降低了电梯的舒适性、可靠性和安全性,经常造成停梯,给乘用人员的生活和工作带来了很多不便,因而传统的电梯控制系统的更新势在必行;PLC(可编程控制器)在电梯控制中得到了广泛的应用。
本次设计尝试用VerilogHDL实现电梯控制,可进行多层次的逻辑设计,也可进行仿真验证、时序分析等以保证设计的正确。
本书主要是根据普通居民住宅楼电梯的控制回路并按居民楼的特点来设计。
本书共分四章,第一章原始材料,第二章电梯的硬件控制,第三章控制系统软件控制设计,第四章经济指标计算。
?
?
1.1概述
现代的居民住宅楼已经向高层发展,电梯也走进了普通居民住宅楼。
本次设计的电梯主要用于居民上、下楼使用。
根据居民楼特点选择参数。
每层电梯入口设有上下请求开关,电梯内设有乘客到达层次的停靠站请求开关。
设有电梯所在位置指示装置及电梯运行模式(上升或下降)指示装置。
电梯到达有停靠站的请求的楼层后,经过一秒电梯门打开,开门指示灯亮,开门四秒后,电梯门关闭(开门指示灯灭),电梯继续运行,直到执行完组后一个请求信号后停靠在当前层。
能记忆电梯所有的内外的请求信号,并按照电梯的运行规则次序响应,每个请求信号保留至执行后消除。
电梯的运行规则:
当电梯处于上升模式的时候,只响应比电梯所在位置高的上楼请求信号,有上而下逐个执行,直到最后一个上楼请求执行完毕,如果高层有下楼请求,则直接到有下楼请求的最高楼接客,然后便进入下降模式。
当电梯处于下降模式时,则与上升到模式相反。
电梯初始状态为层,处在开门状态,开门指示灯亮。
设计符合上述功能的多层电梯控制器。
各电路模块用仿真的方法验证,并通过仿真波形确认电路设计是否正确。
第2章硬件控制
控制系统硬件设计由调速系统设计和VerilogHDL控制系统设计两部分组成。
本文主要介绍VerilogHDL控制系统的设计。
所设计的电梯为8层,由轿厢、曳引机构、开门机构、控制系统等组成。
其系统整体硬件框图如图2-1所示,调速系统接收到VerilogHDL给出的速度信号后,控制曳引电机以给定的速度和转向运转。
VerilogHDL控制系统根据现场信号的状态决定发给调速系统速度信号,决定开门、关门、松闸等,并给出相应显示。
2.1变频器的工作原理
在交流异步电动机的诸多调速方法中,变频调速的性能最好。
调速范围大,静态稳定性好,运行效率高,采用通用变频器对鼠笼型异步电动机进行调速控制,由于使用方便、可靠性高并且经济效益显著,所以得到推广。
一、变频调速的基本控制方式
异步电动机的同步转速,即旋转磁场的转速为:
n1=
式中n1——同步转速(
)
f1——定子频率(Hz)
np——磁极对数
而异步电动机的轴转速为:
n=n1(1-s)=
式中s——异步电动机的转差率,
改变异步电动机的供电频率,可以改变其同步转速,实现调速运行。
改变其同步转速,实现调速运行。
对异步电机进行调速控制时,希望电动机的主磁通保持额定不变。
磁通太弱,铁心利用不充分,同样的转子电流下,电磁转矩小,电动机的负载能力下降;磁通太强,则处于过励磁状态,使励磁电流过大,这就限制了定子电流的负载分量,为使电动机不过热,负载能力也要下降。
异步电动机的气隙磁通(主磁通)是定、转子合成磁势产生的,下面说明怎样才能使气隙磁通保持恒定。
由电机理论知道,三相异步电动机定子每相电动势的有效值为:
=
Φm
式中
——定子每相由气隙磁通感应的电动势的方均根值(
)
——定子频率(
);
——定子相绕组有效匝数;
Φm——每极磁场通量(
)。
由上式可见,Φm的值是由
和
共同决定的,对
和
进行适当的控制,就可以使气隙磁场通Φm保持额定不变。
2.2变频器的基本构成
变频器分为交—交和交—直—交两种形式。
交—交变频器可将工频交流直接变换成频率、电压均可控制的交流,又称直接式变频器。
而交—直—交变频器则是先把工频交流电通过整流器变成直流电,然后再把直流变换成频率、电压均可能控制的交流电,又称间接式变频器。
我们的目的是研究通用变频器,所以主要研究交—直—交变频器,以下简称变频器。
变频器的基本构成如图2-3所示,由主回路(包括整流器,中间直流环节,逆变器)和控制回路组成。
图2-3变频器的基本构成
主回路:
是因为异步电动机提供调压、调频电源的电力变换部分。
由四部分组成,包括变流器、平滑回路、逆变器和制动回路,其中制动回路主要用于异步电动机再生制动,当电机快速制动时,需要处理从电机向逆变器反馈的能量,由制动回路把再生功率消耗掉,以免直流电压上升。
控制回路:
为主回路提供V/F协调控制指令信号的回路,由频率、电压的运算回路、主回路的电压/电流检测回路、控制信号放大的驱动电路以及逆变器和电动机的保护回路组成。
有的变频器还具有速度检测回路。
对于恒负载的调速系统且如果生产机构对调速系统的静、动态性能要求不高,可以采用转速开环恒压频比(V/F=C)的控制系统,其结构简单、成本低,且容易控制。
第3章控制系统软件控制回路
随着电子工业的发展,新技术、新产品不断用于电梯控制系统,如无触点半导体逻辑控制晶闸管(俗称可控硅)的应用;继承电路和数字控制、电脑和机群控制及调频调压技术的应用;拖动系统建华、性能提高等。
微电脑(或称微处理机)在电梯控制系统中得到广泛的应用,从而代替了数量众多的继电器、接触器控制系统。
微电脑电梯的特点:
运行可靠、故障率低、耗能;控制屏(柜)体积少,从而机房的面积可相应见小;设备投资费减少;维修方便。
采用VerilogHDL硬件语言进行电子电路的设计,其特点是以软件工具为核心,通过这些软件完成产品开发的设计、电路分析(逻辑功能仿真)、纠错和验证、自动布局布线、时序仿真(布线延迟分析)等各项测试工作,最后通过综合器和适配器生成最终的目标器件,从而实现电子电路的自动化设计。
3.1控制系统比较
在电梯的电气自动控制系统中,逻辑判定起着主要的作用。
无论何种电梯,无论其运行速度有多大,自动化程度有多高,电梯的电气自动控制系统所要达到的目标是相类同的。
也就是要求电器自动控制系统根据轿内指令信号和各层厅外召唤信号而自动进行逻辑判定,决定出哪一台电梯接受信号,自动定出那一台电梯的运行方向,并按内外信号要求通过电器自动控制系统而完成预定的控制目标。
3.1电梯控制回路设计
3.2.1VerilogHDL及其特点
电子系统的设计主要有原理图输入法和硬件描述语言设计两种方式。
图形输入法是设计规模较小的电路是经常采用的方法,这种方法直接把设计的系统用原理图的方式表现出来,具有直观、形象的优点,尤其对表现层次结构、模块化结构更为方便。
但图形设计方式要求设计工具提供必要的元件库,以供调用。
它适于描述连接关系和接口关系,不适合描述逻辑功能。
同时,如果所设计的系统的规模比较大,或设计软件不能提供设计者所需要的库单元时,这种方法就显得很受限制了。
而且用原理图表示的设计,通用性、可移植性也弱一些,所以在现代的设计中,越来越多地采用基于硬件描述语言的设计方式。
硬件描述语言(HDL,HardwareDescriptionLanguage)是一种用文本形式来描述和设计电路的语言。
设计者可利用HDL来描述自己的设计,然后EDA工具进行综合和仿真,最后变为某种目标文件,再利用ASIC或FPGA来具体实现。
这种设计方法已经被普遍采用。
硬件描述语言的发展至今不过20年左右的历史,已成功用于系统开发的各个阶段:
设计、综合、仿真、验证等。
到20世纪80年代时,已出现了数10种硬件描述语言,他们对设计自动化起了促进和推动的作用。
但是,这些语言一般面向特定的设计领域与层次,而且众多的语言使用拥护无所适从,因此急需一种面向多领域、多层次、并得到普遍认同的HDL语言。
进入80年代后期,硬件描述远向着标准化、集成化的方向发展。
最终,VHDL和VerilogHDL适应了这种趋势的要求,先后成为IEEE标准。
3.2.2VerilogHDL的特点
VerilogHDL语言最初是于1983年由GatewayDesignAutomation公司为其模拟器产品开发的硬件建模语言,那时它只是一种专用语言,由于他们的模拟、仿真器的产品应用广泛使用VerilogHDL作为一种便于使用的且实用的语言逐渐为众多设计者所接受。
VerilogHDL语言是应用最为广泛的硬件语言之一,可用来进行各种层次的逻辑设计,也可以进行仿真、严整、时序分析等。
VerilogHDL适合算法级、寄存器传输级、门级和版图级等各个层次的设计和描述。
在采用VerilogHDL进行设计的时候,由于Verilog语言的标准化,可以很容易地把完成的设计移植到不同厂家的不同中去。
用VerilogHDL进行设计还具有工艺无关性,这使得工程师在功能设计、逻辑验证阶段可以不必过多考虑门级及工艺实现的具体细节,而只需根据系统设计的要求,施加不同的约束条件,即可设计出实际电路。
图3-1控制系统框图
3.2.3控制系统
实现各个模块的设计是通过MAX+PlusII来完成的,它是VerilogHDL描述语言的工作环境,只有在MAX+PlusII下才能完成VerilogHDL语言的编译与仿真工作,通过波形图能更直观的表达出程序的工作情况。
MAX+PlusII是一个完全集成化、易学易用的可编程逻辑设计环境,它可以在多平台上运行,其图形界面丰富,加上完整的、可即使访问的在线文档,是设计人员可以轻松的掌握软件的使用。
其开发系统有许多特点:
1.界面开放;2.与结构无关;3.丰富的设计库;4.模块化工具;5.硬件描述语言MAX+PlusII软件支持各种HDL设计输入选项,包括VHDL、VerilogHDL和Altera公司的AHDL。
这次的设计应用的为VerilogHDL。
其程序流程图如下:
下面就来介绍一下MAX+PlusII的操作:
基于MAX+PlusII软件的Verilog设计步骤大致如下所示。
(1)建立设计项目,创建设计文件;
(2)输入设计文本并保存;
(3)对HDL文件进行编译,检查句法错误并修改;
(4)进行功能仿真,如有错误,则修改源文件;
(5)对设计指定器件并适配;
(6)进行时序仿真,如有错误,修改源文件;
(7)若以上步骤全通过的话,可进行下载或其他操作。
先打来MAX+PlusII软件,然后在菜单栏中,选择“File”,接着点“New”会出现一个对话框,该对话框中有四个选项,分别是原理图形式、编辑文件形式、文本形式、波形形式,编程是在文本形式下完成的,所以选中文本形式,点击“OK”键,如图3-2所示:
图3-2
选择第三个TextEditorfile进行文本输入,建立文本形式后,就可以进行编程了,编程时要注意避免错误。
VerilogHDL的程序如下:
3.2.4紧急停靠模块
Modulejinji(clk,xf,fl,door,o1,o2,o3,o4,o5,o6,o7,o8);
inputclk,xf;
outputo1,o2,o3,o4,o5,o6,o7,o8,door;
output[3:
0]fl;
rego1,o2,o3,o4,o5,o6,o7,o8,door,nf;
reg[3:
0]fl;
always@(posedgeclk)
begin
if(xf)
nf<=1;
if(nf)begin
if(fl==4'b0001)begin
door<=1;
nf<=0;end
else
begin
fl<=fl-1;
door<=0;
{o1,o2,o3,o4,o5,o6,o7,o8}<={o1,o2,o3,o4,o5,o6,o7,o8}<<1;
end
end
end
endmodule
紧急停靠装置,装于轿厢司机操纵盘上,发生异常情况时,按此按钮切断电源,电磁制动器制动,电梯紧急停车。
属于电梯安全工作范围的要求控制范围,当在轿外按按下此按钮,控制系统给出高电平,此控制模块的优先级高于其他控制模块,此按钮按下程序直接执行该程序,关闭轿门,电梯直接运行到第一层,期间的任何呼叫都不响应。
完成文本输入之后,选择菜单“File”→“SaveAs”保存文件与程序中Module后的文件名相同,文件名为“jinji”,如图3-3。
然后选择菜单“File”→“Project”→“SetProjecttoCurrentFile”将该文本设为当前项目,如图3-4。
图3-3
图3-4
通过上述操作完成了文本输入,以下是对设计文本的处理过程。
编译设定:
HDL文件输入后,即可启动编译程序来编译项目。
编译器将进行错误检查、网表提取、逻辑综合、器件适配、编程文件产生等操作。
在编译前应完成以下操作:
(1)为设计指定器件,并锁定引脚;
(2)选择设计规则检查;
(3)设定全局逻辑综合有关选项;
(4)设置全局定时要求;
(5)打开功能仿真器或定时模拟器、网表文件提取器;
(6)指定在.rpt文件中报告内容。
需注意的是,在设置以下一些编辑项目时,应先进入编译界面,选择菜单命令“MAX+PlusII”→“Compiler”,打开文件编译窗口,如图3-5所示,即出现了与编译设置相关的菜单。
图3-5
点击“Start”启动编译,如无错误,会显示如图3-6所示。
图3-6
在编译过程中所有信息、错误和警告都会在自动打开的信息处理窗口中显示出来。
如果有错误产生,选中该错误信息,然后按下Locate按钮可自动定位错误,也可双击该错误信息来实现。
图3-7
按照所提示的信息将程序中的错误一一修改后,再次进行编译,直到没有错误为止。
编译完成后,那些由编译起产生的代表输出文件的图标将会出现在各模块框的下面,可通过双击适当的文件图标来打开这些文件。
编译完成后会产生如下一些重要文件:
(1)适配报告:
包括芯片内部资源的利用情况、设计的方程描述情况等。
(2)面向其他EDA工具的输出文本,如EDIF文件等。
(3)延时信息:
以便于进行精确的时序仿真。
(4)器件编程文件:
如用于CPLD编程的.pof文件、用于FPGA培植的.sof文件等。
程序编译完成后,接下来就是波形的仿真了,单击菜单栏中的“
”图标,会弹出一个对话框,选择“WaveformEditorfile”后点击“OK”键,就进入波形仿真的界面了。
建立波形图时,要将程序中所涉及到的各个结点都导入到波形图中,才能使仿真正常进行,点击菜单栏中的“Node”中的“EeterNodesfromCNF……”会出现图3-8所示,点击对话框中的“List”,在左边的框中会出现程序中所有涉及到的结点,然后点击对话框中的“=>”,将所有的结点都移右边的框中,再点击“OK”,所有的结点就都移至波形仿真环境下了。
如图3-9所示。
图3-8
图3-9
当所有的结点都导入后,根据程序中的要求,将输入结点进行赋值,点击下图所示中的“
”可以对输入结点进行时钟赋值,起始值可以自己设定;“
”是进行任意赋值,还有其他的图标,可根据需要来选择。
所有输入结点都赋值后,点击“MAX+PlusII”中的“Simulator”进行仿真,会出现如图3-10所示。
点击“Start”进行仿真,无错误后会有图3-11所示
图3-10
图3-11
点击“OpenSCF”,就会出现仿真图了,如图3-12所示
图3-12
当紧急按钮按下,电梯门立即关闭楼层显示信号一直从当前楼层依次降到一楼,程序直到电梯运行到一楼为止,在此期间其他的呼叫均不响应。
完成上述过程后进行器件创建,点击菜单“File”→“CreateDefaultSymbol”,如图3-13所示。
图3-13
生成如下:
3.2.4主控模块的设计
此部分模块包括请求输入模块、主控模块、移位寄存显示模块和楼层显示几部分。
其控制器系统框图如图3-14所示。
图3-14
此部分的VerilogHDL的程序如下所示:
modulelift(clk,d1,d2,d3,d4,d5,d6,d7,d8,door,f1);
inputclk,d1,d2,d3,d4,d5,d6,d7,d8;
outputo1,o2,o3,o4,o5,o6,o7,o8,door,f1;
rego1,o2,o3,o4,o5,o6,o7,o8,door,up,down;
reg[8:
1]des;
reg[2:
0]count;
reg[3:
0]low,high,f1;
clk:
时钟信号;
d1,d2,d3,d4,d5,d6,d7,d8:
楼层请求信号;
o1;o2;o3;o4;o5;o6;o7;o8:
楼层及请求信号状态显示;
door:
开门指示信号;
f1:
送数码管显示的当前楼层数
以上为定义此模块的输入、输出以及内部传递信号。
(1)请求模块
在请求信号输入模块中,设置8个开关电平信号,d1、d2、d3、d4、d5、d6、d7、d8表示8个楼层的请求信号,每次最多允许两个信号同时请求。
并实现呼叫信号记忆。
if(d1)begindes[1]<=1;if(low>1||low==4'b0000)low<=1;end
if(d2)begindes[2]<=1;if(high<2&&{d3,d4,d5,d6,d7,d8}==6'b000000)high<=2;if(low>2||low==4'b0000&&!
d1)low<=3;end
if(d3)begindes[3]<=1;if(high<3&&{d4,d5,d6,d7,d8}==5'b00000)high<=3;if((low>3||low==4'b0000)&&{d1,d2}==2'b00)low<=3;end
if(d4)begindes[4]<=1;if(high<4&&{d5,d6,d7,d8}==4'b0000)high<=4;if((low>4||low==4'b0000)&&{d1,d2,d3}==3'b000)low<=4;end
if(d5)begindes[5]<=1;if(high<5&&{d6,d7,d8}==3'b000)high<=5;if((low>5||low==4'b0000)&&{d1,d2,d3,d4}==4'b0000)low<=5;end
if(d6)begindes[6]<=1;if(high<6&&{d7,d8}==2'b00)high<=6;if((low>6||low==4'b0000)&&{d1,d2,d3,d4,d5}==5'b00000)low<=6;end
if(d7)begindes[7]<=1;if(high<7&&!
d8)high<=7;if((low>7||low==4'b0000)&&{d1,d2,d3,d4,d5,d6}==6'b000000)low<=7;end
if(d8)begindes[8]<=1;if(high<=8)high<=8;end
(2)关门时间控制
电梯开门5s后,电梯门自动关闭,电梯继续运行。
程序如下:
if(count==3'b101)
begin
count<=0;
door<=0;
if(low==f1)
low<=4'b0000;
if(hi
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 CPLD 电梯 控制器 设计