CMOS两级运放设计Word格式文档下载.docx
- 文档编号:3880992
- 上传时间:2023-05-02
- 格式:DOCX
- 页数:9
- 大小:19.59KB
CMOS两级运放设计Word格式文档下载.docx
《CMOS两级运放设计Word格式文档下载.docx》由会员分享,可在线阅读,更多相关《CMOS两级运放设计Word格式文档下载.docx(9页珍藏版)》请在冰点文库上搜索。
M1
和M2
组成PMOS
差分输入对,差分输入与单端输入相比可以有效抑制共模信号干扰;
M3、M4
电流镜为有源负载,将差模电流恢复为差模电压。
;
M5
为第一级提供恒定偏置电流,流过M1,2的电流与流过M3,4的电流。
输出级放大电路由M6、M7
M6
将差分电压信号转换为电流,而M7
再将此电流信号转换为电压输出。
为共源放大器,M7
为其提供恒定偏置电流同时作为第二级输出负载。
相位补偿电路由Cc
构成,构成密勒补偿。
3
性能指标分析
3.1
直流分析
由于第一级差分输入对管M1和M2相同,有
第一级差分放大器的电压增益为:
第二极共源放大器的电压增益为
所以二级放大器的总的电压增益为
3.2频率特性分析
设
为第一级输出节点到地的总电容,有
表示第二级输出节点与地之间的总电容,有
普通,由于
远大于晶体管电容,所以远大于,
可以解出电路的传输函数为
其中:
可以得到右半平面零点为
从而电路的主极点
而次极点
由于和
远大于,而中最主要的部分为,
中则以
为主,经过适当近似,可以得到单位增益带宽为
3.3
共模抑制比分析
假如运放有差分输入和单端输出,小信号输出电压可以描述为差分和共模输入电压的方程
其中是差模增益,有,
是共模增益。
共模抑制比的定义为
从应用角度考虑可以理解为“每单位共模输入电压的变化引起的输入失调电压的变化”。
对于两级运放电路的共模抑制比,有
其中,
是第一级的共模抑制比,因为第二级是单端输入、单端输出,所以不贡献共模抑制比。
由源极负反馈增益可知,等效输入跨导为:
假如,那么可以化简为:
输出阻抗为:
所以共模增益为:
得到:
3.4转换速率(slew
rate)
Slew
Rate
也就是压摆率,是指大信号情况下运放的输入端接入较大的阶跃信号,输出信号波形也会发生大的变化,会发生截至或者饱和的现象。
输出电压变
化对时光的比值叫做压摆率,单位是。
对于两级运放,当输入为大的正输入阶跃,
截止,的电流流经
和,电流镜使得也流经同样的电流。
因为
截止,这个电流从流过。
恒定电流
流过
在其两端产生一个电压梯度,歪率为。
假如
提供脚够的电流给,那么保持恒定,的漏端电压不变,结果导致的漏端
电压呈梯度上升。
对于大的负输入阶跃,、
和
截止,导通,的电流全部流经并流过。
由于有脚够的电流流过,保持恒定,即的漏端电压不变,导致的漏端电压有负向同样歪率的梯度。
压摆率SR
为
对于负载电容也要充放电。
对放电不存在问题,因为当过度驱动(很大)时可以流经很大的电流。
但是当对充电时,只能在有限的时光内实现,因为是通过举行充电的。
由于有一部分电流要留过,所以惟独的电流经过。
这样一来,对于正的输入阶跃,的漏端电压会下落,也会减少流经的电流。
电流
对
充电,导致一个正的电压梯度,歪率为
所以总的SR
是这两个中的最小值,得到
为了测量转换速率,将运算放大器输出端与反相输入端相连,如下图所示,输出端接3pF电容。
因为单位增益结构的反馈最大,从而导致最大的环路增益,所以能用做最坏情况测量,因此采纳这种结构来测量转换速率。
摆率的测量办法
3.5
电源抑制比分析
假设正电源和负电源的小信号变化分别为
和,出于简化考虑,那么输出小信号电压为
其中A+和A-分别是正电源和负电源到输出的小信号增益。
将上式改写为
其中
且
正电源抑制比为差模增益除以正电源增益,负电源抑制比为差模增益除以负电源增益。
电源抑制比应越高越好,以减小电源对输出的影响。
实际中,电源抑制比会随着频率的增加而下落。
因为在实际使用中的电源也含有纹波,在运算放大器的输出中引入很大的噪声,为了有效抑制电源噪声对输出信号的影响,需要了解电源上的噪声是如何体现在运算放大器的输出端的。
把从运放输入到输出的差模增益除以差模输入为0时电源纹波到输出的增益定义为运算放大器的电源抑制比,式中的vdd=0,vin=0指电压源和输入电压的交流小信号为0,而不是指它们的直流电平。
需要注意的是,电路仿真时,认为MOS管都是完全一致的,没有考虑创造时MOS管的失配情况,因此仿真得到的PSRR都要比实际测量时好,因此在设计时要留有余量。
电源抑制比的原理图
4电路分析设计过程
4.1确定米勒电容的大小
相位裕量有:
要求60°
的相位裕量,假设RHP零点高于10GB以上
而:
所以
即
由于要求的相位裕量,所以
可得到
在最大输入情况下,考虑M1处在饱和区,有
在最小输入情况下,考虑M5处在饱和区,有
本设计中负载是3PF,考虑寄生电容存在,选取的初值为1PF。
4.2分配电流,确定各管的宽长比
考虑共模输入范围:
(4)
为了使静态功耗尽量的小,在电流偏置级加入的理想电流源为5uA。
在(.SCS)工艺库文件中查寻计算需要的参数:
NMOS
1.3e-8
495.094
0.7192
PMOS
1.37e-8
283.27
0.97255
其中有:
:
是电子或空穴的迁移率
单位面积栅氧化物电容
栅氧厚度
自由空间介电常数
二氧化硅介电常数
依据以上的参数,手工计算所需要的参数:
(1)取管的过驱动电压为0.1,依据饱和电流公式得
(2)为了使其满脚压摆率的要求,取尽量大一些,我们最终取,和构成电流镜,则。
(3)此时和的电流都为。
先确定管的宽长比。
取则。
再确定的宽长比,则有得到
(4)为了得到60°
的相位裕量,的值近似起码是输入级跨导的10倍。
为了达到第一级电流镜负载(M3和M4)的正确镜像,要求,我们可以得到,使,有则有:
(5)最后确定管的跨长比
5
仿真结果
5.1
测量输入共榜样围
运算放大器常采纳如图3所示的单位增益结构来仿真运放的输入共模电压范围,即把运放的输出端和反相输入端相连,同相输入端加直流扫描电压,从负电源扫描到正电源。
输入共榜样围测量电路
输入共榜样围细节图
直流扫描输出输入结果
5.2交流分析
(1)修改之前的交流分析
带有米勒补偿的两级运算放大器如上图所示,将其封装的symbol模块。
并搭建其测试电路。
其中该测试电路图中所用的电源为单电源5V,放大器两端所给共模电压是2.5v,差模电压为交流1v。
其交流分析的测试电路如下图所示:
增益、相位裕度测试电路
增益、相位裕度测试结果图
从图中看出,相位裕度70.8°
,增益73dB,,单位增益带宽仅有18.94MHZ左右,单位增益带宽指标未达到
(2)电路存在的问题与解决
在加入电流以后,NMOS管和PMOS管的电子迁移率或空穴迁移率都发生变化,从其中一个管子的状态反推出,。
按照之前的理论重新推算各个管子的宽长比。
MOS管
W/L(计算值)
M1、M2
M3、M4
M5
M6
M7
M8
仿真结果如下图:
从图中看出,,增益70dB,,单位增益带宽仅有18.12MHZ左右,单位增益带宽指标未达到。
相位裕度90.17°
,可以推算出主极点在odb带宽之外。
(1)单位增益带宽不达标,由公式知,要提高单位增益带宽需要提高的大小。
而的大小一定值,,故当增大时,也增大。
取。
此时提高,由
知,变小,会引起的变化,故需调节。
(2)通过仿真可以发觉,当增益满脚时,相位裕度小于60,不满脚指标。
造成相位裕度太小的原因是次极点太小,通过提高第二级的放大增益来提高相位裕度。
将变为。
得到的仿真值可参考下表:
W/L(仿真值)
M5、
运放中功率管的计算值与仿真值
(3)修改后的交流仿真
在以上的修改过后得到的参数的基础上,仿真结果满脚指标
从图中看出,,该放大器的增益有75dB,,单位增益带宽有31.8MHZ,相位裕度约61°
。
5.3瞬态分析
为了测量转换速率和建立时光,将运算放大器输出端与反相输入端相连,测试电路图如下图所示。
同相输入端加高、低电平分别为2V和3V,周期为5µ
s,时光延迟为10ns,上升时光为10ns,下落时光为冲10ns,脉冲宽度2us的脉冲信号。
瞬态分析所用脉冲信号
SR测试电路图
依据电路理论可知,输出响应分为大信号响应和小信号响应两个阶段。
依据大信号响应的歪率可以直接测量放大器的正摆率。
在测量时需注意不能从跳变开始时刻计算摆率,这是因为由于电容馈通效应的存在,输出曲线会有个向下弯曲的过程。
瞬态仿真结果
输出曲线和输入曲线细节图
利用“calculator”中的“slew
rate”来测量输出曲线的摆率。
需要注意,在“calculator”计算结果都是用国际标准单位表示的,因此假如要表示成,还要除以。
计算结果为56.17,因此设计满脚要求。
5.4电源电压抑制比测试
PSRR是衡量电路对电源噪声的抑制能力。
把运算放大器连接成单位增益负反馈模式,马上运算放大器的反相输入端和输出端短接,将差分信号设为0,电源电压为1V的交流电压,测试电路如下图所示。
可以计算出:
因此:
测量运算放大器的PSRR的电路
需注意的是,在用该测试电路图测量运算放大器的电源抑制比PSRR时,所得的输出端“”的增益曲线,即为运算放大器的PSRR的倒数的幅频特性曲线。
想要观看PSRR的幅频特性曲线,需要利用“calculator”中的“”函数,对仿真结果取倒数。
运算放大器PSRR倒数的频率特性
5.5
CMRR的频率响应测量
CMRR是放大器对输入端共模信号的抑制能力,,其中表示差模增益,表示共模增益。
把运算放大器连接成单位增益负反馈的模式,在放大器同相端和反相端输入加上相同的1V交流电压,得到共模增益测量电路。
如下图:
共模增益测量电路
需要注意,在用该测试电路图测量运算放大器的电源共模抑制比CMRR时,所得的输出端“”的增益曲线,为共模增益曲线。
需要用直流增益曲线减去该曲线,可以得到共模抑制比CMRR,因此得到运算放大器的低频共模抑制比为80dB。
共模增益曲线
6总结与展望
本次实验主要讲述了一个两级运算放大器的设计过程,设计过程主要分为两部分,基本参数的估算和电路的考察和优化。
最终达到了以下指标:
固定在
pPSRR
nPSRR
对在设计过程中浮现了一些问题的分析与总结:
(1)依据估算的参数值,搭建基本电路,举行直流仿真,可以发觉第一级和第二级放大器的输入管的跨导都比设计值小,分析其原因是由于计算时忽略了无数二级效应,从而造成了偏差。
同时,从工艺库文件中的电子迁移率等参数在仿真中都会依据实际情况举行修正,这也是造成仿真结果和计算仿真不一致的原因。
(2)在仿真时,浮现了相位裕度频率特性曲线是从开始递减计数,而不是从开始递减计数,分析其原因是在接入电源之前没有推断同相端与反相端,将电源在输入级的同相端与反相端两端接反了,浮现了上面的情况。
(3)本设计中的相位补偿只是用了一个米勒补偿电容,为了满脚相位要求,设计了较大的第二级放大器的输入管的跨导,这使得第二级放大器有较大的静态电流,导致较大的静态功耗。
可以通过添加调零电阻对电路举行进一步的优化。
在第一级输出与之间串联一个电阻,通过调节电阻的大小,便可以实现将零点挪移右半平面,使相位裕度得到改善。
电阻操纵零点的办法有三种:
将零点移到左半平面并与第二级点重合;
将零点以至无穷远处,即消去零点;
将零点移至左半平面略大于GBW的位置,普通为1.2倍的GBW处,从而使相位超前,提高电路稳定性。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- CMOS 两级 设计