数字逻辑学习要求Word文件下载.docx
- 文档编号:4136937
- 上传时间:2023-05-02
- 格式:DOCX
- 页数:14
- 大小:47.34KB
数字逻辑学习要求Word文件下载.docx
《数字逻辑学习要求Word文件下载.docx》由会员分享,可在线阅读,更多相关《数字逻辑学习要求Word文件下载.docx(14页珍藏版)》请在冰点文库上搜索。
▲常用机器数
原码,补码,反码(定义式,数值范围等)
形式(n位定点整数)
xn
xn-1
…
x1
其中符号位0表示“+”,1表示“-”。
2.机器数和真值的相互转换
(1)原码[x]原=
符号位:
0←→+
1←→-
数值部分:
数的绝对值(需补位定长)
(2)反码[x]反=
正数数的绝对值
负数数的绝对值按位取反(简称取反)
(3)补码[x]补=
负数数的绝对值求补
求补:
按位取反,未位加1。
保持低位的0及首1不变,首1之后各位按位取反。
特殊值按定义式计算。
3.机器数之间的相互转换
(原码、补码、反码的符号位相同,数值部分可能不同)
▲正数(符号位为0),数值部分相同
▲负数(符号位为1),数值部分不同
转换关系P15
4.定点小数的机器数
▲定点整数(数值为纯整数)
▲定点小数(数值为纯小数)
小数点(隐含),书写时一般写出
▲定点小数真值与机器数的转换规则与定点整数相同,
只是补位时应在低位加0。
5.定点数和浮点数
(1)浮点形式
▲定点数N=
(N为纯整或纯小)
机器数形式
▲浮点数N=
(N有整有小)
通常尾数X为定点小数,阶码J为定点整数
(2)浮点机器数与真值的转换
▲浮—→真将阶码和尾数分别转为真值,再写成N=
的形式。
▲真—→浮将阶码和尾数分别转为机器数,再写成[J]机[X]机的形式。
(3)移码
符号位与补码相反,即移码符号位:
1←→+,0←→-;
其它特点及转换规则与补码相同。
主要习题(练习一)
10,11,12,13,14,15
17,18
三、编码(用二进制代码表示约定信息)
1.BCD码
▲常用BCD表1.4-1(P18)
特点:
有权码,余3码(编码规则)
▲相互转换
十←→BCD分组对应
二、八、十六、BCD←→BCD以十为桥
2.格雷码(单位间距)
▲B—→Ggn=bn
gi=bi+1⊕bi
▲G—→Bbn=gn
bi=bi+1⊕gi
3.校验码
▲奇偶校验
编码(配校验位),校验
▲海明校验(分组)
编码,校验
19,20,21,22,23,24
学习要求:
掌握常用数制及不同数制间的相互转换;
掌握常用机器数与真值的转换;
掌握浮点数与真值的转换;
掌握常用BCD码及BCD和十进制数的相互转换;
掌握格雷码与二进制数的转换;
掌握奇偶校验码和海明码的编码及检错。
第2章逻辑代数
一、逻辑关系和逻辑门
▲基本关系“与”,“或”,“非”
▲常用复合关系“与非”,“或非”,“异或”等
(运算规则,逻辑符号等)
二、基本定律、公式和规则
1.基本定律(P36)
2.常用公式(P37)
3.主要规则(代入,摩根,反演,对偶)
三、公式法证明等式和化简函数
利用基本定律和公式,对表达式进行恒等变换,
使其形式相同(证明)或简化(化简)。
主要习题(练习二)
1,2,3,6
四、卡诺图法化简逻辑函数(六变量以下)
1.最小项及卡诺图结构
(编号)
2.函数的卡诺图
▲最小项表达式在表达式编号对应的方格中填“1”,其余方格填“0”。
▲与或表达式在各与项对应的方格中填“1”,其余方格填“0”。
▲其它表达式先转为与或式,再做卡诺图。
3.卡诺图化简函数(分组合并所有1单元)
▲规则及要点:
a)各组中1单元的个数为2i(i=0,1,2,3,…),且相应方格构成矩形;
b)各组中不能有0单元;
c)各1单元可出现在多个分组中;
d)要使组数最少,各组最大。
将各分组所对应的与项相或,即为最简与-或表达式。
4.含有无关项的函数化简
▲无关项不允许出现的变量取值所对应的最小项。
(1)无关项的给出形式:
①∑d(…);
②条件隐含;
③约束表达式=0。
(2)卡诺图中的表示:
在无关项对应的方格中填“*”。
(3)化简处理:
*单元可作1,也可作0,视化简方便而定。
主要习题(练习二)
9,10,11
五、表达式形式转换
▲与或—→与非两次取非,再反演。
▲与或—→与或非卡诺图合并0单元。
(多输出函数不要求)
熟悉逻辑代数的基本定律、常用公式和主要规则;
掌握常用逻辑运算及相应逻辑门;
掌握公式法证明等式和化简函数的方法;
熟悉卡诺图结构,最小项及最小项表达式;
掌握卡诺图化简逻辑函数的方法及含有无关项的函数的化简;
(6变量以下)
熟悉常见函数表达式形式转换的方法。
第3章组合逻辑电路
一、组合逻辑分析
对给定逻辑电路图写出表达式,进行化简变换,作出真值表或功能表。
(需要熟悉常用逻辑门的符号及功能)
主要习题(练习三)
3,4,5,6
二、组合逻辑设计
对给定功能要求,作出电路实现。
▲设计步骤(P80)
①定变量设定输入和输出变量的个数及取值含义;
②作图表找出输入和输出的取值对应关系,用真值表或卡诺图表示;
③写表达式由卡诺图写出输出函数的简化表达式;
④画电路图将表达式中的逻辑关系用相应逻辑门表示,得到逻辑电路图。
10,13,14,15,16
三、知识概念
逻辑赋值和等价门;
编码器和译码器功能、代码位数和信号个数的关系;
二进制译码器的结构优化
主要习题(练习三)8
掌握组合逻辑电路的分析方法;
掌握组合逻辑电路的设计方法;
熟悉常用组合逻辑功能器件的功能原理与应用;
熟悉二进制译码器的结构优化方法。
第4章触发器
1.基本概念
▲双稳态电路有两种稳定状态,具有“记忆”功能
▲现态和次态的概念
现态是输入信号作用前电路的状态,记为Q
次态是输入信号作用后电路的状态,记为Q’
2.常用触发器
▲逻辑功能
次态和输入及现态的逻辑关系
(功能表,特征方程,逻辑符号,状态图,波形图)
RS:
D:
Q’=D
JK:
▲触发方式
输入信号有效的条件
异步(无CP)
同步(CP电平控制)
边沿(CP跳变沿控制)
▲逻辑符号
▲工作波形
▲异步输入端的作用
主要习题(练习四)
熟悉常用触发器的电路符号;
掌握常用触发器(RS型,D型,JK型)的逻辑功能;
掌握常用触发器的触发方式及工作波形;
掌握异步输入端的作用。
第5章同步时序逻辑电路
▲时序逻辑概述
▲一般结构及描述方程(P120)
▲分类
同步和异步
米里型和摩尔型
一、同步时序电路分析
对给定时序电路,作出状态表和状态图
▲分析步骤(P121)
①写组合函数(输出,激励)
②写状态方程(激励代入特征)
③计算状态表(计算次态与现态及输入的取值对应关系)
④作状态图
主要习题(练习五)
1,2,4,5
二、同步时序电路设计
▲设计步骤(P134,135)
①建状态表(状态图法)
②状态化简(隐含表,关系图,闭覆表)
③状态分配(经验原则,平滑原则)
④电路实现
▲激励表法:
作激励表,写表达式,画电路图。
▲方程法:
写方程,定激励,画电路。
▲计数器设计
对于计数器,可以直接写出赋值状态表,进行电路实现。
8,9,10
14,15
16,20,22
▲时序电路分类及其特点
▲寄存器和计数器
▲环形计数器和扭环计数器
理解时序电路的基本概念;
掌握同步时序电路的分析方法;
掌握同步时序电路设计的建立状态表和状态化简方法;
掌握时序电路设计的电路实现方法及计数器设计;
熟悉时序电路设计的状态分配方法。
第6章异步时序
▲异步时序电路特点
各触发器无统一时钟
分析和设计是需要考虑各触发器的时钟信号
一、异步时序电路分析
▲分析步骤
①写组合函数(输出,激励,时钟)
②写状态方程(激励代入特征,标明时钟条件)
③计算状态表(按时钟条件计算次态与现态及输入的取值对应关系)
主要习题(练习六)
1,2,3
二、异步时序电路设计
①建状态表
②状态化简
③状态分配
▲时钟控制法
▲最小时钟法
4,5,6
不要求
第7章中大规模集成电路
▲集成电路分类及引脚分布
▲中小规模集成电路的功能描述
一、几种常用功能器件的应用
1.数据选择器
基本功能,扩展使用,实现函数(电路图←→表达式)
2.集成译码器
基本功能,扩展使用(地址分析,输出表达式),实现函数
3.集成计数器
基本功能,扩展使用,变模使用
主要习题(练习七)
1,2,4,5
二、可编程逻辑器件
▲ROM结构及存储原理
▲用ROM实现逻辑函数
▲用PLA实现逻辑函数
7,8
理解中小规模集成电路的功能描述方法;
掌握数据选择器的应用(扩展使用,实现函数);
掌握集成译码器的应用(扩展使用,实现函数);
掌握集成计数器的应用(扩展使用,变模使用);
可编程逻辑器件不要求。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 逻辑 学习 要求
![提示](https://static.bingdoc.com/images/bang_tan.gif)