ESD Technology 经典资料第一部分Word格式文档下载.docx
- 文档编号:4141466
- 上传时间:2023-05-02
- 格式:DOCX
- 页数:12
- 大小:198.74KB
ESD Technology 经典资料第一部分Word格式文档下载.docx
《ESD Technology 经典资料第一部分Word格式文档下载.docx》由会员分享,可在线阅读,更多相关《ESD Technology 经典资料第一部分Word格式文档下载.docx(12页珍藏版)》请在冰点文库上搜索。
4.2防护组件之选用16
4.3静电放电防护电路的实例17
第五章传输线触波产生器系统(TLPGSystem)19
前言:
19
5.1传输线触波原理21
5.1.1具有电阻负载的传输线21
5.1.2终端开路且具初始充电的传输线22
5.1.3传输线触波产生器的基本原理23
5.2传输线触波产生器(TLPG)的组装24
5.2.1传输线触波产生器的组合24
5.2.1.1终端极化区25
5.2.1.2传输线区26
5.2.1.3传输线触波产生器控制盒26
5.2.1.4电源供应器26
5.2.1.5待测组件探测区27
5.2.1.6量测仪器27
5.2.2传输线触波产生器的验证27
5.3传输线触波产生器的应用28
5.4TLPG的组装实例30
第六章互补式金氧半集成电路之静电放电防护技术32
6.1前言32
6.2制程上(ProcessLevel)的改进方法33
6.2.1ESD-ImplantProcess(防静电放电布植制程)33
6.2.2Silicided-DiffusionBlockingProcess(金属硅化物扩散层分隔制程)35
6.3组件上(DeviceLevel)的改进方法37
6.3.1LVTSCR组件37
6.3.2互补式LVTSCR组件的设计39
6.3.3高噪声免疫力的LVTSCR组件44
6.4电路上(CircuitLevel)的改进方法51
6.4.1闸极耦合(Gate-Couple)技术51
6.4.2互补式的闸极耦合静电放电防护电路52
6.4.3闸极耦合互补式LVTSCR静电放电防护电路55
6.4.4实验数据58
第七章全芯片防护设计61
7.1内部异常损伤的问题61
7.1.1输入脚/输出脚的ESD测试61
7.1.2
脚对脚的ESD测试63
7.1.3VDD脚对VSS脚的ESD测试65
7.2VDD与VSS间的ESD防护66
7.2.1VDD与VSS间的寄生组件66
7.2.2先前的防护技术67
7.2.3改进的设计方式68
7.2.4电源在线杂散电容/电阻的效应69
7.3先进制程对ESD拑制电路的影响72
7.3.1先进制程的影响72
7.3.2改善措施73
7.4节省面积的创新设计74
7.5在Mixed-ModeIC的应用81
7.6
结论85
第八章静电放电防护设计之案例探讨85
8.1
组件充电模式之防护设计(CDMESDProtection)86
8.2动态浮接闸级之ESD防护技术90
第九章静电放电防护技术相关之美国专利与研究论文99
USPatentsandResearchPapersontheESDProtectionTechniques99
9.1ESD相关之美国专利99
9.2ESD相关之研究论文99
第十章结论100
ESDLinks100
第一章简介(Introduction)
在互补式金氧半(CMOS)集成电路中,随着量产制程的演进,组件的尺寸已缩减到深次微米(deep-submicron)阶段,以增进集成电路(IC)的性能及运算速度,以及降低每颗芯片的制造成本。
但随着组件尺寸的缩减,却出现一些可靠度的问题。
在次微米技术中,为了克服所谓热载子(Hot-Carrier)问题而发展出LDD(Lightly-DopedDrain)制程与结构;
为了降低CMOS组件汲极(drain)与源极(source)的寄生电阻(sheetresistance)Rs与Rd,而发展出Silicide制程;
为了降低CMOS组件闸级的寄生电阻Rg,而发展出Polycide制程;
在更进步的制程中把Silicide与Polycide一起制造,而发展出所谓Salicide制程。
在1.0微米(含)以下的先进制程都使用上述几种重要的制程技术,以提升集成电路的运算速度及可靠度。
CMOS制程技术的演进如表1-1所示,其组件结构示意图如图1-1所示。
表1-1CMOS制程技术的演进
FeatureSize(m)
3
2
1
0.8
0.5
0.35
0.25
JunctionDepth(m)
0.3
0.2
0.15
Gate-OxideThickness(A)
500
400
200
150
100
70
50
LDD
No
Yes
Salicide(Silicide)
图1-1
但是,CMOS组件因为上述先进的制程技术以及缩得更小的组件尺寸,使得次微米CMOS集成电路对静电放电(ElectrostaticDischargeESD)的防护能力下降很多。
但外界环境中所产生的静电并未减少,故CMOS集成电路因ESD而损伤的情形更形严重。
举例来说,当一常用的输出缓冲级(outputbuffer)组件的信道宽度(channelwidth)固定在300微米(m),用2微米传统技术制造的NMOS组件可耐压超过3千伏特(人体放电模式);
用1微米制程加上LDD技术来制造的组件,其ESD耐压度不到2千伏特;
用1微米制程加上LDD及Silicide技术来制造的组件,其ESD耐压度仅约1千伏特左右而已。
由此可知,就算组件的尺寸大小不变,因制程的先进,组件的ESD防护能力亦大幅地滑落;
就算把组件的尺寸加大,其ESD耐压度不见得成正比地被提升,组件尺寸增大相对地所占的布局面积也被增大,整个芯片大小也会被增大,其对静电放电的承受能力却反而严重地下降,许多深次微米CMOS集成电路产品都面临了这个棘手的问题。
但是,CMOS集成电路对静电放电防护能力的规格确没有变化,集成电路产品的ESD规格如表1-2所示。
表1-2集成电路产品的ESD规格
人体放电模式
(Human-Body
Model)
机器放电模式
(Machine
组件充电模式
(Charged-Device
Okey
2000V
200V
1000V
Safe
4000V
400V
1500V
Super
10000V
因此,在这个网站里,我们将教导您有关集成电路的ESD知识,并介绍集成电路的ESD规格标准以及集成电路产品的ESD测试方法;
再来,我们将教导您有关集成电路的各种ESD防护设计,其相关技术含括制程(Process)、组件(Device)、电路(Circuits)、系统(Systems)、以及测量(Measurement)。
这些相关技术的介绍及设计实例的说明,必能协助您解决贵公司集成电路产品所遭遇到的ESD问题。
第二章静电放电的模式以及工业测试标准
静电放电的模式以及工业测试标准
i.人体放电模式
ii.机器放电模式
iii.组件充电模式
iv.电场感应模式
因ESD产生的原因及其对集成电路放电的方式不同,ESD目前被分类为下列四类:
(1)人体放电模式(Human-BodyModel,HBM)
(2)机器放电模式(MachineModel,MM)
(3)组件充电模式(Charged-DeviceModel,CDM)
(4)电场感应模式(Field-InducedModel,FIM)
本章节即对此四类静电放电现象详加说明,并比较各类放电现象的电流大小
人体放电模式(HBM)的ESD是指因人体在地上走动磨擦或其它因素在人体上已累积了静电,当此人去碰触到IC时,人体上的静电便会经由IC的脚(pin)而进入IC内,再经由IC放电到地去,如图2.1-1(a)所示。
此放电的过程会在短到几百毫微秒(ns)的时间内产生数安培的瞬间放电电流,此电流会把IC内的组件给烧毁。
不同HBM静电电压相对产生的瞬间放电电流与时间的关系显示于图2.1-1(b)。
对一般商用IC的2-KVESD放电电压而言,其瞬间放电电流的尖峰值大约是1.33安培。
图2.1-1(a)HBM的ESD发生情形
图2.1-1(b)在不同HBM静电电压下,其静电放电之电流与时间的关系
有关于HBM的ESD已有工业测试的标准,为现今各国用来判断IC之ESD可靠度的重要依据。
图2.1-2显示此工业标准(MIL-STD-883Cmethod3015.7)的等效电路图,其中体的等效电容定为100pF,人体的等效放电电阻定为1.5K人Ω。
另外在国际电子工业标准,亦对此人体放电模式订定测试规范(EIA/JESD22-A114-A)(EIA/JEDECSTANDARD)中,详细情形请参阅该工业标准。
TestStandard:
MIL-STD-883CMethod3015.7
CLASSIFICATION
Sensitivity
Class1
0to1,999Volts
Class2
2,000to3,999Volts
Class3
4,000to15,999Volts
图2.1-2人体放电模式(HBM)的工业标准测试等效电路及其耐压能力等级分类
2.2机器放电模式(MachineModel,MM)
机器放电模式的ESD是指机器(例如机械手臂)本身累积了静电,当此机器去碰触到IC时,该静电便经由IC的pin放电。
此机器放电模式的工业测试标准为EIAJ-IC-121method20,其等效电路图如图2.2-1所示。
EIAJ-IC-121Method20
CLASS
STRESSLEVELS
M0
0to<
50V
M1
50to<
100V
M2
100to<
M3
200to<
M4
400to<
800V
M5
>
图2.2-1机器放电模式(MM)的工业标准测试等效电路及其耐压能力等级分类
因为大多数机器都是用金属制造的,其机器放电模式的等效电阻为0Ω,但其等效电容定为200pF。
由于机器放电模式的等效电阻为0,故其放电的过程更短,在几毫微秒到几十毫微秒之内会有数安培的瞬间放电电流产生。
有关2-KVHBM与200-VMM的放电电流比较,显示于图2.2-2中。
虽然HBM的电压2KV比MM的电压200V来得大,但是200-VMM的放电电流却比2-KVHBM的放电电流来得大很多,因此机器放电模式对IC的破坏力更大。
在图2.2-2中,该200-VMM的放电电流波形有上下振动(Ring)的情形,是因为测试机台导线的杂散等效电感与电容互相耦合而引起的。
图2.2-2人体放电模式(2-KV)与机器放电模式(200V)放电电流的比较图
另外在国际电子工业标准(EIA/JEDECSTANDARD)中,
亦对此机器放电模式订定测试规范(EIA/JESD22-A115-A),详细情形请参阅该工业标准。
2.3组件充电模式(Charged-DeviceModel,CDM)
此放电模式是指IC先因磨擦或其它因素而在IC内部累积了静电,但在静电累积的过程中IC并未被损伤。
此带有静电的IC在处理过程中,当其pin去碰触到接地面时,IC内部的静电便会经由pin自IC内部流出来,而造成了放电的现象。
此种模式的放电时间更短,仅约几毫微秒之内,而且放电现象更难以真实的被模拟。
因为IC内部累积的静电会因IC组件本身对地的等效电容而变,IC摆放的角度与位置以及IC所用的包装型式都会造成不同的等效电容。
由于具有多项变化因素难定,因此,有关此模式放电的工业测试标准仍在协议中,但已有此类测试机台在销售中。
该组件充电模式(CDM)ESD可能发生的原因及放电的情形显示于图2.3-1(a)与图2.3-1(b)中。
该组件充电模式静电放电的等效电路图显示于图2.3-2(a)中。
IC在名种角度摆放下的等效电容值显示于图2.3-2(b)中,此电容值会导致不同的静电电量累积于IC内部。
图2.3-1(a)Charged-DeviceMode静电放电可能发生的情形。
IC自IC管中滑出后,带电的IC脚接触接到地面而形成放电现象。
图2.3-1(b)Charged-DeviceMode静电放电可能发生的情形。
IC自IC管中滑出后,IC脚朝上,但经由接地的金属工具而放电。
图2.3-2(a)Charged-DeviceModel静电放电的等效电路图
图2.3-2(b)IC在各种角度下的等效杂散电容值
有关2-KVHBM,200-VMM,与1-KVCDM的放电电流比较,显示于图2.3-3中。
其中,该1-KVCDM的放电电流在不到1ns的时间内,便已冲到约15安培的尖峰值,但其放电的总时段约在10ns的时间内便结束。
此种放电现象更易造成集成电路的损伤。
图2.3-3人体放电模式(2-KV),机器放电模式(200V),与组件充电模式(1-KV)放电电流的比较图。
2.4电场感应模式(Field-InducedModel,FIM)
此FIM模式的静电放电发生是因电场感应而起的。
当IC因输送带或其它因素而经过一电场时,其相对极性的电荷可能会自一些IC脚而排放掉,等IC通过电场之后,IC本身便累积了静电荷,此静电荷会以类似CDM的模式放电出来。
有关FIM的放电模式早在双载子(bipolar)晶体管时代就已被发现,现今已有工业测试标准。
在国际电子工业标准(EIA/JEDECSTANDARD)中,亦已对此电场感应模式订定测试规范(JESD22-C101),详细情形请参阅该工业标准。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- ESD Technology 经典资料第一部分 经典 资料 第一 部分