SOI技术Word文档下载推荐.docx
- 文档编号:4378347
- 上传时间:2023-05-03
- 格式:DOCX
- 页数:8
- 大小:52.29KB
SOI技术Word文档下载推荐.docx
《SOI技术Word文档下载推荐.docx》由会员分享,可在线阅读,更多相关《SOI技术Word文档下载推荐.docx(8页珍藏版)》请在冰点文库上搜索。
SOI有三层组成,表面是一层薄薄的单晶硅,用于制造器件;
下面是一层依托在体硅上的绝缘材料(见图1)。
这种绝缘体材料和硅自然是越接近越好,所以绝缘层通常用二氧化硅制造,称为氧化埋层(BOX,BuriedOxide,大约1000-4000埃)。
图1体硅和SOI材料
近五十年来,半导体技术依照摩尔定律快速发展,CMOS体硅工艺也面临性能挑战,超大规模集成电路取得快速发展的动力主要源于不断减小的器件尺寸和不断增加的芯片面积,当特征尺寸减小到100nm以下时会出现以下一系列问题:
<
1>
.器件尺寸减小,导致热载流子效应,工作电源电压必须降低。
为了保证电路性能阈值电压应随之降低,导致关态漏电流的迅速增加。
2>
.体硅中的寄生可控硅闩锁效应。
3>
.由于特征尺寸减小,电源电压降低导致软失效问题,降低了电路的抗干扰能力
4>
.集成度的提高,导致电路功耗密度提高,由此引发的功耗热耗问题亟待解决。
5>
.器件间隔离区占芯片面积比例增大,寄生电容增大。
近几年来,为了克服上述种种效应,继续保持ULSI的高速发展趋势,除了采用先进的如深槽隔离、电子束刻蚀、硅化物、中间禁带栅电极等工艺技术外,开发新型硅材料及探索新型高性能器件和电路结构,充分发挥硅集成技术的潜力,已成为当前硅VHSI、ULSI发展所面临的重要课题。
SOI技术可以实现集成电路中元器件的介质隔离,彻底消除了体硅CMOS电路中的寄生闩锁效应;
采用这种技术制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势,因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。
被国际上公认为是“二十一世纪的微电子技术”和“新一代硅”,将成为今后集成电路制造的主流技术。
此外,SOI材料还被用来制造MEMS光开关,如利用体微机械加工技术。
SOI材料具有体硅所无法比拟的优点:
可以实现集成电路中元器件的介质隔离,彻底消除了体硅CMOS电路中的寄生闩锁效应;
采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、拓宽器件工作温度范围,工艺简单、提高抗辐射性能、短沟道效应小及特别适用于低压低功耗电路等优势,
2.SOI的主流技术
2.1离子束合成SIMOX技术
离子束合成(IBS)是在靶材料如硅中注入高能量离子形成第二相的过程。
包括注入O+,N+或Co+至单晶硅中合成SiO2,Si3N4或CoSi2埋层。
目前情况下,SiO2埋层的合成已是在商业上可以实现的SOI技术,由Izumi等人提出缩写为SIMOX(注氧隔离)。
SIMOX的两步工艺包括:
(a)高剂量(1×
1017O+cm-2-2×
1018O+cm-2)注入氧离子至加热靶中,氧离子能量在50keV到200keV之间;
(b)进行高温退火以消除晶体缺陷并且注入的氧再分布以形成均一、符合化学剂量比的SiO2埋层和原子级的陡直Si/SiO2界面。
图2给出了SIMOX工艺示意图。
毫无疑义,SIMOX是最成熟的SOI技术,目前商业上已经可以量产高质量的SOI基片。
图2
2.2BESOI工艺流程:
通过在硅和二氧化硅或二氧化硅和二氧化硅之间使用键合技术,两个圆片能够紧密键合在一起,并且在中间形成二氧化硅层充当绝缘层。
将键合圆片一侧通过腐蚀、研磨减薄到所要求的厚度后得以制成。
这个过程分三步来完成。
第一步是在室温的环境下使一热氧化圆片在另一非氧化圆片上键合;
第二步是经过退火增强两个圆片的键合力度;
第三步通过研磨、抛光及腐蚀来消薄其中一个圆片到所要求的厚度。
2.3薄层转移技术
消耗两块晶片而只生产一块SOI基片的低效率BESOI技术已经被晶片键合加上薄层转移技术所普遍代替。
以下三种有竞争力的方法分别在法国,日本和美国发展起来。
(1)Smart-cut:
此工艺优点如下:
(a)硅层厚度由注入的H+的范围(能量)精确定义;
(b)晶片分裂易于把薄层(≈1mm)从一块晶片上转移到另一晶片上,而且分裂晶片可以循环使用。
通常包括注入5×
1016H+cm-2至二氧化硅覆盖的晶片中,能量为5~70keV。
键合之后,进行两步热处理:
首先在大约500℃退火,使得硅膜和整块晶片分开;
随后在大约1100℃进行第二次热处理以加强转移层和基片之间的结合强度;
然后稍微对表面进行化学机械抛光,去掉残留损伤,为器件制备提供光滑表面。
(2)ELTRAN:
在Canon的外延层转移(ELTRAN)工艺中,通过在键合之前在结构中引入多孔硅以获得可控的键合晶片的分裂。
首先在硅晶片表面形成两个不同多孔率和机械特性的多孔硅层,因此晶片会正好在这两层之间裂开。
氢气氛中热处理之后,在单晶多孔硅上外延生长硅,在整个工艺中,硅都保留原来晶向。
随后,这个晶片被键合到第二块氧化晶片的表面,室温下在高压纯水的喷射下开始裂开。
开裂之后,原来的晶片可以循环使用,表面成原子级光滑。
(3)NanoCleave:
它是Smart-cut工艺的变种,采用注入H+形成应力层,在室温下晶片开始裂开。
在这个工艺中,晶片在室温下机械开裂,形成光滑硅平面,在器件制备之前不需要抛光。
3SOI技术发展的新动向
3.1SOI制备新技术——混合过程
Silicon-on-Anything(SOA):
此项技术由Philips开发,是把已制备IC的薄层硅膜转移到象玻璃之类的低成本绝缘基片上的技术。
最近,已经采用Smart-cut工艺生产出石英上的硅(SOQ)基片。
和传统的SOI相同,它产生较低的漏电流,由于其较低的寄生电容,高频下电路性能得到了提高。
Silicon-on-Nothing(SON):
这是一项由LETI和ST微电子为小尺寸CMOS发展起来的高级混合技术。
SON通过“空桥”结构在沟道下形成局域的绝缘体上硅。
采用择优腐蚀薄外延SiGe层,在栅堆栈下形成空洞,空洞可以是空气间隙或者充满氧化物。
与其他技术不一样,SON在器件制备中在沟道下自对准。
如果合适的话,可以采用体硅代替较昂贵的SOI基片作为原始晶片。
这是一个很有潜力的新工艺。
3.2不同绝缘埋层结构的SOI材料
在标准的SOI材料中由于SiO2绝缘埋层的低热导率,因而存在着自加热问题。
因为自加热效应的影响,造成了器件迁移率、阈值电压、亚阈值以及泄漏电流退变。
用其它绝缘材料来取代SOI中的埋氧层。
这样的SOI结构将开辟新的应用领域并提高CMOS器件的性能。
一个解决自加热效应的很好方案就是用AlN,Al2O3或其它绝缘材料来取代常规SOI中的埋氧层,因为它们具有更高的热传导率。
这种材料仍旧是类SOI结构,即薄Si层,高k介电材料,Si衬底。
3.3不同半导体材料的SOI结构
GeSiOI(GeSionInsulator)结构是另外一种近年来人们感兴趣的SOI材料。
在GeSiOI结构中,由于SiGe具有一绝缘衬底,因而兼有SOI技术和SiGe技术的优越性,能改善MOS器件性能,对制造高性能、低功耗器件是非常理想的。
应变Si具有比体Si更高的电子和空穴迁移率,在未来CMOS工艺中拥有很广阔的应用前景。
但是,体Si衬底上的应变SiCMOS同样受到体SiCMOS器件结电容、漏电流、短沟道效应等方面的影响。
因此,提出了绝缘体上的应变Si,SiGeMOSFET来消除这些障碍。
4.SOI技术在电路设计中的主要应用
SOI电路的高速度、低压、低功耗和大容量等特点,使其具有广阔的商业前景。
目前SOI技术的主要应用有以下4个方面。
4.1抗辐照、高温、高压器件等高性能专用电路设计领域的应用
当前,SOI电路和器件的一个主要应用是空间及军事电子领域,这主要归功于埋氧的存在使得SOI技术具有了抗瞬时辐射效应的能力。
随着器件特征尺寸的缩小和电路集成度的提高,与体硅技术相比SOI的高速、低功耗优点变得越来越明显,而这些优点为SOI在高速、低功耗的逻辑LSI电路设计的应用中提供了可能性。
4.2SOI在射频电路设计中的应用
随着射频电路(RF)工作频率和集成度的提高,衬底材料对电路性能的影响越来越大。
SOI结构以其良好的电学性能,为系统设计提供了灵活性。
与CMOS工艺的兼容使它能将数字电路与模拟电路混合,在射须电路应用方面显示巨大优势。
基于SOI的动态阈值MOSFET结构的特征频率达到185GHZ,这进一步推动了SOI在射频领域的应用。
RFIC在高频域设计的主要问题是如何降低衬底串扰以及无源器件、平面波导(CPW)线等衬底射频损耗,同时形成机械上坚固和稳定的芯片结构。
选用高阻衬底形成的高阻SOI,不但具有SOI的优点,还具有高阻硅片的特性:
降低高频RF和数字、混和信号器件之间的串扰;
提高有源、无源器件高频性能等。
SOI在RF电路中的应用优势:
降低衬底串扰
噪声系数(NF)是RF电路前端设计中的重要参数。
采用全氧隔离的CMOSSOI实现了器件和衬底之间的完全隔离,消除了衬底电流注入通道川,大大降低了高频RF和数字、混和信号器件之间的串扰现象。
高阻衬底的选用进一步降低了衬底中的电容藕合。
降低衬底损耗
微带损耗的降低:
阻抗匹配是RF电路设计的关键。
而微带广泛应用于阻抗匹配。
除了降低串扰,高阻衬底进一步降低了高频微带衬底的损耗。
因此,讨论衬底损耗非常重要。
降低电感损耗:
在高频域,Q的最大值由衬底损耗决定。
可以通过采用高阻CMOSSOI衬底来提高Q值.
降低电队/电容损耗
无源元件,如电感、电阻和电容,都在RF前端设计中起了很重要的作用。
CMOSSOI芯片能提高电阻性能,与400欧多晶硅电阻相比,CMOSSOI在直至18GHz范围内都接近于理想电阻,大大减少了与衬底相关的RF损耗。
因此,高阻CMOSSOI技术比体硅CMOS技术具有明显优势。
同时,采用高阻CMOSSOI技术,大大降低了噪声系数(NF)。
在移动通讯系统中大量使用的射频电路,一般工作频率在几百MHz至几个GHz之间,而体硅CMOS电路的工作频率一般只有几百MHz。
如果电路能够把高频和低压、低功耗的特点结合起来,那将是非常诱人的。
这种电路的具体要求是工作频率超过1GHz,工作电压不高于2V。
由于FDSOIMOS-FET具有陡直的接近于理想的亚阑值—60mV/10年的摆动,并且是三端器件,这样,有可能在无漏电流情况下降低阑值电压。
对于模拟/RF电路设计,除了对数字电路的优势以外,FD一SOI器件不但具有良好的抑制衬底噪声能力和提高无源器件的性能(如电感的Q值优势),而且还提高了低电压下有源器件的模拟性能。
4.3三维集成电路设计方面的应用
由于有氧化物的隔离,SOI晶体管还可作为制造三维集成电路设计的基本构成单元。
3D集成电路技术特别适合于进行大量的并行数据处理系统。
近来,在多层SOI(MLSOI)的结构和工艺方面取得了一定进展。
另外,有人还提出了在SOI晶片上利用表面微机械和体硅微机械的方法相结合来制作3D结构的薄膜的工艺,此工艺利用深层反应离子腐蚀(DRIE)来从晶片背面腐蚀,利用SOI中的掩埋氧化层作为终止层来控制腐蚀。
目前该方法已制造出1mm×
2mm×
1.2um的多孔硅薄膜及1mm×
2.4um的聚对二甲苯薄膜,这两种薄膜可被用于生产某些特制的扩音器如仿生定向扩音器。
SOI技术最初的发展目标是用于航空航天以及国防建设等系统中的微电子器件,随着信息技术的飞速发展,SOI技术在高速微电子器件、低压/低功耗器件、抗辐照电路、高温电子学器件、微机械和光通信器件等主流商用信息领域的优势逐渐显现。
SOI几乎在体硅电路的各个应用领域都表现出巨大的优势。
随着体硅CMOS技术的发展,器件的特征尺寸的持续缩小正面临着巨大的挑战,即持续的特征尺寸的缩小导致的寄生电容的增加、短沟效应的恶化、热载流子的退变等。
而SOI技术由于它特殊的结构使得它具有了较高的跨导、降低的寄生电容、减弱的短沟效应、较为陡直的亚阈斜率,这些特点为SOI作为CMOSLSI的主流技术奠定基础。
目前基于SOI的UTB(Ultra-Thin-Body)结构和DG(Double-Gate)结构在很大程度上解决了体硅器件连续尺寸缩小所遇到的问题,减弱了短沟效应、增大了驱动电流、改善了亚阈斜率。
因此可以说,SOI技术将是器件特征尺寸进入纳米领域的首选技术,它无论是在器件的尺寸减小还是在射频亦或是在低压、低功耗等应用方面都表明它将是未来SOC的主要技术,具有非常广阔的发展前景。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- SOI 技术