VDMOS的热特性研究11.docx
- 文档编号:486561
- 上传时间:2023-04-29
- 格式:DOCX
- 页数:28
- 大小:298.93KB
VDMOS的热特性研究11.docx
《VDMOS的热特性研究11.docx》由会员分享,可在线阅读,更多相关《VDMOS的热特性研究11.docx(28页珍藏版)》请在冰点文库上搜索。
VDMOS的热特性研究11
目录
序言电力电子器件及VDMOS管的发展概况…………………2
第一章VDMOS管的特性…………………………………………3
2.1工作原理的简介……………………………………………3
2.2功率VDMOS器件的主要电学参数…………………………5
第二章功率VDMOS热特性………………………………………6
2.1晶体管的热特性……………………………………………6
2.2理论分析VDMOS器件的热特性……………………………7
2.2.1温度对导通电阻RDS(on)的影响………………………7
2.2.2温度对阈值电压Vth的影响.………………………9
2.2.3温度对漏-源击穿电压V(BR)DSS的影响………………10
2.2.4温度效应在ID-VGS曲线的体现………………………11
2.3晶体管与VDMOS器件性能的比较…………………………12
第三章VDMOS热特性的实验.……………………………………12
3.1温度对VDMOS器件电学参数的影响………………………12
3.1.1导通电阻RDS(on)的温度效应……………………………12
3.1.2阈值电压Vth的温度效应………………………………13
3.1.3击穿电压V(BR)DSS的温度效应.…………………………13
3.1.4ID-VGS的温度效应………………………………………14
3.1.5小结.……………………………………………………14
3.2用电学法来测量VDMOS器件的热特性.……………………15
3.3总结……………………………………………………………17
第四章结论…………………………………………………………17
致谢.…………………………………………………………………18
参考文献.……………………………………………………………18
备注.…………………………………………………………………18
英文摘要.……………………………………………………………18
功率VDMOS的热特性研究
晋方先
重庆三峡学院物理与电子工程系电子信息工程专业05级重庆万州404000
摘 要:
阐述了垂直导电双扩散型VDMOS管的发展概况,分析了VDMOS管的结构特点、工作原理、特性曲线、主要参数,归纳了它的技术特点与优势,重点阐述VDMOS管的热特性,功率MOS场效应晶体管是在MOS集成电路工艺基础上发展起来的新一代电力电子开关器件,在微电子工艺基础上实现电力设备高功率大电流的要求。
自从垂直导电双扩VDMOS(VerticalDouble-diffusedMetalOxideSemiconductor)新结构诞生以来,电力MOSFET得到了迅速发展。
VDMOS兼有双极晶体管和普通MOS器件的优点。
与双极晶体管相比,它的开关速度,开关损耗小;输入阻抗高,驱动功率小;频率特性好;跨导高度线性。
特别值得指明出的是,它具有负的温度系数,没有双极功率的二次穿问题,安全工作出了区大。
据统计,电子设备的失效有55%是温度超过规定值引起的,随着温度的增加,电子设备的失效率呈指数增长。
所以,对功率器件热特性的研究是电子设备结构设计中不可忽略的一个环节,它直接决定了产品的成功与否,VDMOS器件也一样,当然对VDMOS器件热特性研究也就具有重要的现实意义。
下面从VDMOS的基本结构出发,详细介绍VDMOS功率器件的热特性并从实验的角度论证功率VDMOS器件的热特性。
关键词:
功率VDMOS特性曲线热特性参数
序言
电力电子器件及VDMOS管的发展概况
在五十年代末晶闸管问世以来,电力电子器件便开始出现,并运用在越来越多的领域。
由于晶闸管是一种只能控制导通,而不能控制关断的半控型开关器件,在交流传动和变频电源的应用中,如不附加强迫换流电路就无法使用。
70年代以后陆续发明的功率晶体管(GTR)、门极可关断晶闸管(GTO)、功率MOS场效应管(POWERMOSFET)—目前常用VDMOS结构或简称DMOS、绝缘栅极晶闸管(IGBT)、静电感应晶体管(SIT)和静电感应晶闸管(SITH)等等,现在统称为第二代电力电子器件或功率集成器件,是既能控制其导通,又能控制其关断的全控型开关器件。
80年代,电气传动调速控制技术取得了突破性进展,其主要推动力之一是这些高性能半导体功率器件的出现,特别是在数千瓦的小功率范围内,它们大有取代双极型晶体管之势。
80年代中期,又出现了第三代电力电子器件—功率集成电路(POWERIC),进一步把功率等级不同的驱动、保护、检测和功率输出单元集于一体,使应用更为方便、可靠。
早期的MOS场效应晶体管是平面水平沟道结构。
虽然漏极电流可达数安培,漏极电压可达100V以上,但是由于导通电阻Ron大,频率特性差,硅片面积利用率低等缺点,因而一直未能得到推广。
直到1976年美国Siliconix公司首先成功地将VMOS技术移植到MOS器件上,MOS场效应管才真正进入功率领域,从而产生了垂直导电型MOS功率场效应晶体管(简称VMOS管)。
自从垂直导电双扩散VDMOS(VerticalDouble-diffusedMetalOxideSemiconductor)新结构诞生以来,电力MOSFET得到了迅速发展。
由于其独特的高输入阻抗、低驱动功率、高开关速度、优越的频率特性、以及很好的热稳定性等特点,广泛地应用于开关电源、汽车电子、马达驱动、工业控制,电机调速、音频放大、高频振荡器、不间断电源、节能灯、逆变器等各种领域。
在高压领域,由于IGBT比VDMOS的导通电阻更低,使得VDMOS在整体性能上不如IG-BT[3]。
近年来,由于Superjunction新结构的提出与SiC新材料的应用,使得VDMOS在高压下导通电阻大为降低,甚至低于IGBT,为高压VDMOS开拓了新的发展方向。
第一章
VDMOS管的工作原理.
2.1.工作原理的简介
垂直导电功率MOS晶体管发展经历了三个阶段,根据其栅极结构的特点,分别是V型槽MOS(VMOS),垂直导电双扩散MOS结构即VDMOS,以及U型槽MOS(UMOS)。
图1VDMOS的结构图
VDMOS结构如图1,其显著特点是源极与漏极分别做在芯片的两面,形成垂直导电通道,多个单胞并联实现大功率。
其工艺是在N+衬底<100>晶向上生长N-高阻外延层,外延层的厚度及掺杂浓度直接决定VDMOS的击穿电压,VDMOS制作过程是在外延层上采用平面自对准双扩散工艺,以此在水平方向形成与MOS结构相同的多子导电沟道,沟道长度一般只有1~2μm。
早期N+源区与P体区是由扩散形成,近年来为了精确控制结深,出现了更为先进的离子双注入工艺(double-implan-ted)。
值得注意的是P体区,它与外延层构成一个反并联的寄生体二极管,并且源区、体区和外延层组成了一个寄生NPN管。
体二极管代表了VD-MOS的耐压能力,而寄生三极管一旦触发,将使器件失效,因此P体区与源极短接,并在短接处做浓硼离子注入,以减小体区电阻,削弱寄生三极管触发能力。
VMOS从字面上讲即为垂直导电的双扩散型MOS管,与早期的MOS器件不同,它漏极布置到与源极、栅极相反的另一表面。
采用多元胞并联以增大通态电流。
引入体pn结来承受电压,为此设置了高阻厚外延n-层,以此来提高电压。
为避免高电压下的表面击穿,又引入了场板、电场环等终端结构。
栅极为零偏压时,漏极电流ID被p型体区阻隔,漏源之间的电压VDS加在p-n-反向结上,整个器件处于阻断状态。
当栅极电压超过阈值电压VGS(th)时,沟道由p型变成n+型,这个反型的沟道成为ID电流的通道,整个器件又处于导通状态。
它靠n+型沟道来导电,故称之为n沟VDMOS管,把各半导体层型号全部更换,就形成了p沟VDMOS管。
由于电子的迁移率比空穴高三倍左右,从减小导通电流或减小面积考虑,一般常用n沟器件。
2.1.1.功率VDMOS的I-V特性
为了对功率VDMOS与一般MOSFET的I-V特性的异同有一个清楚的了解,我们在讲功率VDMOS的I-V特性之前,先简单介绍一般MOSFET的I-V特性。
栅电压VG低于阈值电压Vth时,没有反型沟道,漏极电流ID为零,但当VD大于击穿电压时,ID猛增。
VG超过Vth后,栅下的半导体表面出现反型层,电子就可以从源极出发,经由反型的导电沟道流向漏区。
理想情况下
(1)只考虑漂移电流;
(2)反型层内的载流子迁移率是常数;(3)沟道掺杂均匀;(4)反向泄漏电流很小,可以忽略;(5)沟道内的横向电场(垂直于电流方向)远大于纵向电场(平行与电流方向),即所谓缓变沟道近似。
横向结构MOSFET的电流公式为:
(2-1)
其中,Z是栅的总宽度,L为沟道长度,Cox代表单位面积氧化层电容,un是电子迁移率,Vth是阈值电压。
根据上式,当VD很小时,ID与VD成线性关系,称为线性区或三极管区,当VD=VG-Vth时,电流最大,这时的VD称为漏饱和电压VD(sat)。
当VD>VD(sat)时,沟道末端出现耗尽区,其上压降为VD-VD(sat),而沟道中电场近似不变,故电流不变,称为饱和区:
(2-2)
上述一般MOSFET的简单理论对功率VDMOS只在VD极小时适用,当VD较大时,N-耗尽层向N+方向扩展,而有源区沟道末端的有效漏电压远低于VD,且电流流过外延区还要产生压降。
2.1.2.VDMOS管的特性曲线
当栅源电压小于阈值电压即VGS 当VGS>VGS(th)时,沟道反型层开始出现,ID流过器件。 ID的大小即该器件的导电能力,取决于VDS。 在高于VGS(th)的一定的VGS值下,其特性曲线又从可调区Ⅰ转向饱和区Ⅱ,进入饱和区后,漏极电流几乎保持不变,在正常使用时,不该使器件进入雪崩区Ⅲ,输出特性曲线如图2所示。 图2 输出特性曲线 与此图一样还可以把输出特性曲线分成得更细化,即六个区,如下如示: 图3功率VDMOS输出I-V曲线的几个不同区域 即 (1)截止区,这是VG≤Vth的情形,VD从零开始变大,电流始终接近于零,直到达到击穿电压V(BR)DSS为止; (2)欧姆区,又称线性区,这是VG>Vth但VD (6)准饱和区,VG很大时,ID本身很大,但随VG的增大没有明显的增加。 2.2功率VDMOS器件的主要电学参数 2.2.1最大漏极电流IDmax 指输出特性进入饱和区Ⅱ后的漏极电流值。 决定IDmax的主要因素是器件的沟道宽度,为了提高最大漏极电流应该增加单位管芯面积的沟道宽度。 2.2.2漏源击穿电压BVDS VDMOS管的BVDS决定了器件的最高工作电压。 2.2.3阈值电压VGS(th) 阈值电压是沟道体区表面实现反型所需的最低栅源电压。 实际使用时,所加栅源电压应是阈值电压的1·5~2·5倍,以获得较小的沟道压降。 阈值电压与结温有关,温度升高,阈值电压有所下降。 此外,器件的阈值电压对工艺状况也十分敏感。 2.2.4导通电阻Ron VDMOS的导通电阻决定了它的通态损耗。 Ron值主要决定于 (1)分布扩展电阻、 (2)沟道电阻、(3)漂移区体电阻。 一个器件的导通电阻可以从它的特性曲线中测出。 即为可调电阻区线性上升段的斜率。 另外,VDMOS管的导通电阻是由单级载流子承载的,具有正的电阻温度系数,当电流意外增加时,Ron自行增大,对电流的正增量有抑制作用。 这就是VDMOS管对过电流有一定自限流能力、在并联应用时有均流能力的主要原因. 第二章 功率VDMOS热特性 2.1一般晶体管的热特性。 器件特性随温度的变化总是非常重要。 对于一般的晶体管而言,温度对它的影响表现为: 因为ICBO是集电结加反向电压时平衡少子的漂移运动形成的,所以,当温度升高时,热运动加剧,使更多的价电子有足够的能量挣脱共价键的束缚,从而使少子浓度明显增大。 因此,参与漂移运动的少子数目增多,从外部看就是ICBO增大。 可以证明,温度每升高10℃,ICBO增加约一倍。 反之,当温度降低时ICBO减少。 下面就以本征半导体中载流子的浓度随温度的变化为例: 半导体在热激发下产生自由电子和空穴对的现象称为本征激发。 自由电子在运动的过程中如果与空穴相遇就会填补空穴,使两者同时消失,这种现象称之为复合。 在一定的温度下,本征激发所产生的自由电子与空穴对,与复体的自由电子与空穴对数目相等,故达到了动态平衡。 换言之,在一定的温度下,本征半导体中载流子的浓度是一定的,并且自由电子与空穴的浓度相等。 当环境温度升高时,热运动加剧,挣脱共价键的自由电子增多,空穴也随之增多,即载流子的浓度升高,因而必然使导电性增强。 反之,若环境温度降低,则载流子的浓度降低,因而导电性能变差,可见,本征半导体载流子浓度是环境温度的函数。 理论分析表明,本征半导体载流子的浓度为: (3-1) 式中,ni和pi分别表示自由电子与空穴的的浓度(cm-3),T为热力学温度,k为玻耳兹曼常数(8。 63*10-5Ev/K),EGO为热力学零度时破坏共价键所需的能量,又称为禁带宽度(硅为1.21eV,锗为0.785eV),K1是与半导体材料载流子有效质量,有效能级有关的常量(硅为3.87*10-6cm-3*K-3/2,锗为1.76*1016cm-3*K-3/2).式(3-1)表明,当T=0K时,自由电子与空穴的浓度均为零,本征半导体成为绝缘体;在一定范围内,当温度升高时,本征半导体载流子浓度近似按指数曲线升高。 在常温下,即T=300K时,硅材料的本征载流子浓度ni=pi=1.43*1010cm-3,锗材料的本征载流子浓度ni=pi=2.38*1013cm-3. 2.2功率VDMOS的热特性 对于功率VDMOS而言,其静态特性对温度的依赖关系,主要由有效迁移率随温度的变化引起。 它与上比较有如下的优点: VDMOS是多子器件功率,它本身的功耗会导致结温的上升,温度升高使得迁移率下降,载流子速度降低,即它的热稳定性好。 它随温度的增加而减小,常用的一个近似为: u(T)=u(T0)*(T/T0)-k3(3-2) 其中,T0是室温,k3为一常数,另一方面,还要考虑到阈值电压Vth会随温度的升高而降低。 2.2.1温度对导通电阻RDS(on)的影响 导通电阻决定了功率MOSFET的最大额定电流,是最重要的参数之一。 功率MOSFET由许多单元并联而成,由于导通电阻与面积成反比,因此这里讨论的均为单位面积的导通电阻。 如图1所示。 Ron单=RCS+Rsource+Rch+Ra+RJ+Rdrift+Rsub+RCD(3-3) 其各个组成部分为: (1)源极引线与N+源区接触电阻RCS通过一定的金属化工艺可以忽略; (2)源区串联电阻Rsource,对低压器件N-区较短,也可忽略不计; (3)沟道电阻Rch在低压器件导通电阻中贡献较大; (4)栅电极正下方N-区表面积累层电阻Ra; (5)相邻两P阱间形成的J型管区电阻RJ; (6)高阻外延层的导通电阻Rdrift; (7)漏极N层的导通电阻Rsub,这部分由于掺杂浓度 较高,可忽略不计; (8)漏极接触电阻RCD,阻值很小忽略不计。 对于RCS,RCD可通过改进接触电极的材料和金属化技术使其达到最小,可以忽略不计;Rcs可通过减小N+区尺寸和提高其浓度而使其减小,但这受到工艺条件的限制,而对于Rsub可通过增大衬底杂质浓度和减薄N+衬底厚度的方法而使其尽可能地减小。 因此,导通电阻可以近似为: Ron单=Rch+Ra+RJ+Rdrift(3-4) ①MOSFET线性工作区的单胞沟道电阻可表示为: (3-5) 式中μ为沟道中载流子迁移率,Cox为单位面积栅氧化层电容,L为MOSFET的沟道长度;W为VDMOSFET单位面积元胞沟道宽度;VGS和VT分别为栅源电压和器件的开启电压(下面以方形元胞为例进行说明,如下所示)。 图4方形元胞横向结构 其中,对于条形结构: W=2/(s+a)(3-6) 对于元胞结构: W=4g2*s/(s+a)2(3-7) s为P-区的注入窗口,a为正方形元胞边长。 上式中g是一个系数,对于条形结构不存在这个系数。 而对于元胞结构,他的大小如表2所示。 方形元胞中方形阱 方形元胞中圆形阱 方形元胞中六角形阱 六角形元胞中方形阱 六角形元胞中圆形阱 六角形元胞中六角形阱 系数(g) 1 0.8862 0.9306 1.0746 0.9523 1.01 表2元胞结构大小 可以很明显地看出,μ近似看成常数,Cox受器件开启电压的限定,L=0.8(xjp-xjn)受源漏穿通的限定(其中0.8为横纵扩散比,由工艺和晶向决定),xjp,xjn分别为P-体区扩散结深和N+源扩散区结深,而(VGS-VT)是由工作条件所需求的。 不妨令: ,则: (3-8) 由此可知,沟道电阻的大小只由沟道宽度W和氧化层厚度Tox决定,且s,a和Tox越小则Ra越小。 ②表面积累层电阻 积累层电阻就是耗尽型VDMOSFET的沟道电阻。 条形结构可以表示为: (3-9) 元胞结构可以表示为: (3-10) 其中,μna为电子在N积累层的迁移率,VFB是N区的平带电压。 由上面2个式子可知,积累层电阻和沟道电阻一样: s,a和Tox越小则Ra越小。 当漏源电压比较小(饱和区)的时候,上面的式子可以简化为下式: (3-11) 其中K是一个比例系数。 ③JFET区的电阻 单胞的JFET区可近似看作为梯形,如图4的阴影区所示。 条形结构的电阻: (3-12) 元胞结构的电阻: ( )(3-13) 其中Δ是颈部流过电流时,电阻上的压降使得P阱下部面临的N区存在的耗尽层横向扩展的尺寸;a′=a-2Δ表示颈下面的宽度;s′=s+2Δ表示WJ的阱深。 上面两个计算公式可以通过求导得到RJ取最小值时,的s与a的取值,但是RJ取到最小值时的特征电阻不一定是最小的,这还需要与其他几个电阻的计算结合起来。 ④外延层电阻 电子从下颈部以近似45°角的方向分散的流出来,当流过W′的距离后,以近似均匀的密度流向漏极。 如图5所示。 所以该区域的电阻分为2部分,第一部分是分散流动的一段电阻Repi1,第二部分是均匀流动的一段电阻Repi2。 如果外延层比较薄,则电流是从上到下一直分散流动的,所以也就不存在第二部分的电阻。 图5 外延层电子流通区域 对于条形结构: (3-14) 对于元胞结构: (3-15) 当W′ Repi2=ρ(W-W′)(3-16) 综上,对于低压VDMOS(BV≤100V,ρ≤1Ω*cm)其外延层很薄,Ra,Rch在特征电阻中是最主要的,其大小由氧化层厚度和版图尺寸共同决定;相反的对于高压VDMOS(BV≥100V,ρ≥8Ω*cm),其外延层的厚度很大,所以RJFET+Repi在特征电阻中是最主要的部分。 我们知道载流子的迁移率随温度升高而下降,在轻掺杂的硅中,迁移率正比于T-2.6,在表面层中则正比于T-1.5。 因此,可以预期: Rch+Ra∝T1.5(3-17) RJ+Re∝T2.6(3-18) 即对于低电压功率VDMOS,外延层电阻率和厚度都较小,Rch和Ra是导通电阻的主要部分,导通电阻随温度的变化趋势遵循式(3-17);而对于高压器件,外延层电阻将成为导通电阻的最大分量,此时式(3-18)更加准确。 2.2.2温度对阈值电压Vth的影响 阈值电压Vth定义为使半导体表面为反型层时栅上所需加的电压。 它由三部分组成: (1)栅上首先需加电压VFB使半导体表面能带是平的; (2)若要表面反型,则半导体能带应有2qΦFB的弯曲,其中2 是体内费米能级到禁带中央的距离,故栅上还应再加2qΦFB的电压;(3)能带弯曲2qΦFB对应着表面反型层到体内有一过渡的耗尽层,如 结一样,此耗尽层有电荷面密度 为P型衬底的杂质浓度。 这个负电荷需由栅上相应的正电荷来屏蔽,因此氧化层上又需加一个电压 ,综上所述,得到阈值电压: (3-19) 由于半导体的费米能级受温度影响,导致平带电压VFB和强反型时半导体表面电势2ΦFB随温度变化。 有研究表明,阈值电压Vth随着温度的升高几乎是直线下降的,且可近似地表示为: Vth(T)=Vth(T0)-K4(T-T0)(3-20) 其中,k4通常在0.5mV/K和4mV/K之间,该范围内的较大值对应于衬底掺杂浓度较高,栅氧化层较厚的情况。 2.2.3温度对漏-源击穿电压V(BR)DSS的影响 提高MOSFET输出功率,就要提高漏源击穿电压,而且功率开关管对高的耐压也有特殊要求,所以,提高击穿电压的问题在功率MOS管的制造中占有重要的地位,我们首先来分析VDMOS功率管器件。 当VDMOS的源漏击穿电压BVDS不受原胞区耐压,限制时(不考虑终端耐压),其表达式为: (3-21) 其中,WI=t-xp-w0, . 而考虑原胞区的耐压限制,当在外加的VDS作用下两P阱间的空间电荷区不能相接,那么此时相当一个单独的圆柱结的击穿,通过计算电离积分得到圆柱结的击穿电压为: (2-22) 其中,BVC: 圆柱结的击穿电压;BVPP: 结深同圆柱结的平面结的击穿电压;rj: 圆柱结的曲率半径(假设横向扩散与纵向扩散速率一致);Wc: 平面结击穿时耗尽层的宽度.由式(2-22)可得BVc 设计高压的VDMOS器件,希望得到高的耐压容量,低的特征导通电阻.由以上的理论分析降低导通电阻的方法主要是: 减薄外延厚度、降低外延的电阻率、增加栅长LG、降低p-body的结深(xp+w0);而高的耐压容量要求: 增加外延厚度、增加外延电阻率、减小栅长LG,p-body的结深对耐压的影响取决于p-body间距的减小和外延耗尽厚度的减薄哪个因素对耐压的影响更大.高压VDMOS的静态参数优化设计主要矛盾集中在外延的选择、栅长及p-body的结深的确定上. 但当器件的结构也固定时,在功率VDMOS漏-源PN结上施加的反向偏压增大到V(BR)DSS时,就会发生雪崩击穿,反向电流密度突然开始迅速增大。 流过PN结的反向电流主要是由P区扩散到势垒区的电子电流和由N区扩散到势垒区的空穴电流组成。 当反向偏压很大时,势垒区中的电场很强,在势垒区内的电子和空穴由于受到强电场的漂移所用,具有很大的动能,他们与势垒区内的晶格原子发生碰撞时,能把价键上的电子碰撞出来,产生大量的电子空穴对,使势垒区单位时间内产生大量载流子,迅速增大了反向电流,这就是雪崩击穿的机理。 当温度升高时,载流子无规则的热运动更加剧烈,于是需要更大的电场以使载流子获得发生雪崩击穿的动能。 故温度越高,漏-源击穿电压V(BR)DSS越大。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- VDMOS 特性 研究 11
![提示](https://static.bingdoc.com/images/bang_tan.gif)