高等电子实验报告Word文件下载.docx
- 文档编号:5746384
- 上传时间:2023-05-05
- 格式:DOCX
- 页数:9
- 大小:117.02KB
高等电子实验报告Word文件下载.docx
《高等电子实验报告Word文件下载.docx》由会员分享,可在线阅读,更多相关《高等电子实验报告Word文件下载.docx(9页珍藏版)》请在冰点文库上搜索。
在现代电子技术中,对数据获取的速度和数据的精度要求越来越高,高性能放大器往往用来驱动模数转换器以及高速的数模转换器输出的电流—电压转换器,因而带宽、直流耦合、低畸变以及小上冲、快调整时间成为放大器的重要性能要求。
传统的闭环运放放大器都采用电压反馈方法,而高速运放放大器则大都用电流反馈的方法。
2.反馈运放的简介
VFA:
电压反馈放大器;
以电压信号作输入、输出及反馈信号,因此在工作速度、频率等性能方面不能满足高速系统的要求。
CFA:
电流反馈放大器;
以电流为输入信号、以电压为输出信号,当其同输入端与反相输入端产生差值电流时,电路产生响应,逐级放大,最后转化为电压输出。
3.实验器件的介绍
OP07集成运算放大器,典型的电压反馈运算放大器
图一OP07管脚图
OPA658集成运算放大器,典型的电流反馈运算放大器
图二OPA658管脚图
4.实验内容与步骤
1.用于放大电路:
输入电压给一点点。
(VP-P=2V)
(1)普通运放OP07在18KHZ
(2)OPA658高于OP07(150KHZ)
2.用于电压比较器
输入电压给定的原则是:
能观察到方波就可以。
(1)普通运放OP07在5KHZ
(2)OPA658在100KHZ
5.实验分析与结论
实验
(1)结果分析:
在放大电路中同相输入端给定正弦信号(幅值为1伏),OP07在14KHZ时,输出信号发生畸变,OPA658在130KHZ时,输出信号发生畸变。
实验
(2)结果分析:
在方向输入端给定正弦信号,OP07在6KHZ时,输出的方波发生畸变,而OPA658在85KHZ时,输出信号发生畸变。
结论:
可以看到高速运放OPA658比普通运放OP07的工作频率要高,转换速率也更快,且电流反馈运算放大器的带宽比电压反馈运算放大器的带宽要宽的多。
6.结束语
通过实验让我们更加深刻的了解到运算放大器的基本结构及其基本功能。
参考文献
[1]席德勋.现代电子技术[M].北京:
高等教育出版社,1999.9
[2]罗桂娥主编.模拟电子技术基础[M].长沙:
中南大学出版社,2005.2
2.ECL电路应用的研究
通过实验了解了ECL的基本电路,懂得了其一些基本应用,并掌握用计数器等构成分配器的方法
关键词:
发射极耦合逻辑(ECL),分配器
1引言
ECL—发射极耦合逻辑是数字逻辑的一种非饱和形式,为了消除影响速度特性的晶体管存储时间,实现告诉运行。
发射极耦合是指电路内的差动放大器以发射器相连接,使差动放大器的输入阻抗高,电压增益大。
电路的输出部分为射极跟随器,以便恢复逻辑电平,降低输出阻抗,故整个电路扇出的容量大,驱动后续的电路的能力强。
因此发射耦合逻辑都用来制造高速逻辑以及寄存器单元。
2.Ecl电路的简介
发射极耦合逻辑(ECL)和晶体管逻辑(TTL)一样,可以构成各种门电路、触发器。
但ECL的工作速度比TTL的快,传输延迟也比TTL的小。
ECL电路和TTL电路供电完全不同,TTL电路一般通常+5V供电,而ECL电路则是用-5.2V供电。
其基本门电路由三部分组成:
第一部分为差动输入放大器,第二部分是内部温度和电压补偿偏置网络,第三部分是发射极跟随输出电路。
差动放大器的发射器都连在一起,输出是发射极跟随,可以线与。
从基本电路上可以知道,ECL的逻辑电平,其逻辑0电平是-1.7V,逻辑1电平是-0.89V。
3.实验器件介绍
MC10136是高速同步可逆计数器,其频率可以超过100MHz。
S1和S2控制4种模式:
同步预置数,保持,加/减计数。
控制
为数据输入端,
为数据输出端。
为进位/借位输出端。
MC10131是双主从型D触发器。
该器件内含有两个相同的D触发器,它们都带有时钟使能,预置和清零输入,属于上升沿触发。
和
为时钟使能,S1和S2为预置1端,R1和R2为清零端。
D1和D2为数据输入端,
,
MC10109是双OR/NOR门,一个为4输入,一个为5输入。
1.频率减少(D3D2D1D0+1)倍的电路
电源为:
VEE=-5V,VCC1=VCC2=GND,CP的输入为:
最大值为-0.18V,大小为
,频率为5KHz的方波,有信号源提供,并用示波器检验。
D3D2D1D0悬空为低电平,接-0.9V为低电平。
调节波形发生器使CP的输入为:
-0.18V大小为VP-P=1.8v频率为5KHz的方波,并用示波器检验。
调节电压源,使输出为-0.9V;
VEE=—5V,VCC1=VCC2=GND;
分别连接好两个实验的电路。
接入输入CP,输出接示波器观察波形。
可知ECL电路的芯片实现了分频器的作用。
[2]陈明义主编.数字电子技术基础[M].长沙:
3.DDS(直接数字合成器)设计
了解并掌握DDS的结构和基本原理,并用VHDL编程实现,并下载到FPGA实验板中进行仿真验证。
DDS,VHDL,频率控制字
引言
DDS即DirectDigitalSynthesizer—直接数字合成器,是一种新型的频率合成技术,具有较高的频率分频率,可以快速的频率切换,并且在改变时能够保持相位的连续,很容易实现频率、相位和幅度的数控调制,故在现代电子系统及设备的频率源设计中,尤其是通信领域,其应用越来月广泛。
DDS原理
对于正弦信号发生器,他的输出可以用下式来描述:
(1)
其中Sout是指改信号发生器的输出信号波形,fout指输出信号对应的频率。
式1的表述对于时间t是连续的,为了用数字逻辑实现改表达式,必须进行离散化处理,用基准时间clk进行抽样,令正弦波的相位:
(2)
在一个clk周期Tclk,相位θ变化量为:
(3)
其中fclk是指clk的频率对于2π可以理解为“满”相位,为了对
进行数字量化,把2π切割成2N份,由此每个clk周期的相位增量
用量化的
来表述:
,且
为整数
故可以推导出:
(4)
由上面的推导可以看出,只要对相位的量化值进行简单的累加运算,就可以得到正弦信号的当前相位值,而用于累加的相位增量量化值
决定了信号的输出频率
,并呈现简单的线性关系。
下图图1是一个基本的DDS结构,主要由相位累加器,相位调制器,正弦ROM查找表和DAC构成。
图1基本DDS结构
图2设计的DDS结构
频率字产生器就是对外部键盘的脉冲进行计数,分别对应不同的频率控制字。
32位加法器就是将频率控制的输出加上32位寄存器的输出(完成频率控制字的累加)。
32位寄存器就是完成加法器的输出的保持。
8位正弦ROM内是正弦相位幅值数字化后的数据,通过不停的写地址,读出其中的幅值,送给D/A转换芯片。
通过下载调试能得到预期结果。
结束语
通过DDS实验设计中把自己设计的正弦波通过matla所得到的数据存到rom中,并实现所想的得到的结果,深刻的了解VHDL的编程功能,并让我们学到一种很实用的硬件语言。
1席德勋.现代电子技术.高等教育出版社.1999
2潘松,黄继业.EDA技术与VHDL语言(第2版).清华大学出版社.2007
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 高等 电子 实验 报告