全加器逻辑电路图Word文档格式.docx
- 文档编号:6550295
- 上传时间:2023-05-06
- 格式:DOCX
- 页数:12
- 大小:17.12KB
全加器逻辑电路图Word文档格式.docx
《全加器逻辑电路图Word文档格式.docx》由会员分享,可在线阅读,更多相关《全加器逻辑电路图Word文档格式.docx(12页珍藏版)》请在冰点文库上搜索。
位+32
位,就需要
32
个全加器;
这种级联就是串行结构速度慢,如
果要并行快速相加可以用超前进位加法,
超前进位加法前查阅相关资料;
如果将全加器的输入置换成
A
和
B
的组合函数
Xi
Y(S0…S3
控制),然后再将
X,Y
和进位数通过全加器进行全加,就是
ALU
的逻
辑结构结构。
即
X=f(A,B)
Y=f(A,B)
不同的控制参数可以得到不同的组合函数,因而能够实现多种算
术运算和逻辑运算。
半加器、全加器、数据选择器及数据分配器
一、实验目的
1.验证半加器、全加器、数据选择器、数据分配器的逻辑功能。
2.学习半加器、全加器、数据选择器的使用。
3.用与非门、非门设计半加器、全加器。
4.掌握数据选择器、数据分配器扩展方法。
二、实验原理
1.半加器和全加器
根据组合电路设计方法,列出半加器的真值表,见表
7。
逻辑表达式
为:
=AB
+
AB=
A⊕B
C
=
AB
半加器的逻辑电路图如图
17
所示。
用两个半加器可组成全加器,原理图如图
18
在实验过程中,我们可以选异或门
74LS86
及与门
74LS08
来实现
半加器的逻辑功能;
也可用全与非门如
74LS00、反相器
74LS04
组
成半加器。
这里全加器不用门电路构成,而选用集成的双全加器
74LS183。
其管脚排列和逻辑功能表分别见图
19
和表
4.9
所示
(a)用异或门组成的半加器(b)用与非门组成的半加器
图
半加器逻辑电路图
由二个半加器组成的全加器
74LS183
双全加器管脚排列图
2.数据选择器和数据分配器
数据选择器又叫多路开关,其基本功能相当于单刀多位开关,其集
成电路有“四选一”、“八选一”、“十六选一”等多种类型。
这里
我们以“八选一”数据选择器
74LS151
为例进行实验论证。
数据分配器,实际上其逻辑功能与数据选择器相反。
它的功能是使
数据由
1
个输入端向多个输出端中的某个进行传送,它的电路结构类
似于译码器。
所不同的是多了一个输入端。
若选择器输入端恒为
1,
它就成了上一实验的译码器。
实际上,我们可以用译码器集成产品充
当数据分配器。
例如,用
2-4
线译码器充当四路数据分配器,3–8
线译
码器充当八路数据分配器。
就是将译码器的译码输出充当数据分配器
输出,而将译码器的使能输入充当数据分配器的数据输入。
三、实验内容与步骤
1.半加器、全加器
(1)根据组合电路设计方法,列出半加器的逻辑功能表,见表
由异或门
和与门
组成半加器,半加器的实验电路图如
20
的管脚排列图见图
21
所示(74LS08
管脚排列
图见门电路实验的图
2)。
将
74LS86、74LS08
集成片插入
IC
空插座中,按实验电路图
20
接线,进行半加器逻辑功能验证。
实验时输入端
A、B
接输入信号,输出端
S、C
接发光二极管
LED,
观察和数与进位数,并记录。
(2)全加器逻辑功能验证:
本实验中全加器不用门电路构成,而
选用集成的双全加器
空插座
中验证其逻辑功能与表
8
中结果进行比
较。
用异或门组成的半加器实验电路图
管脚排列图
表
7
半加器逻辑功能表
输
入
B
0
1
和
S
进
位
C
Ci-1
A
全加器逻辑功能表
出
Si
Ci
将全加器
空插座,输入端
A、B、Ci-1
分别
接逻辑开关
K1、K2、K3,输出
Ci
LED。
按全加器逻
辑功能表输入逻辑电平信号,观察输出
及进位
并记录下来。
(1)数据选择器
74LS151“八选一”数据选择器插入
空插座中(管脚排列
图如图
22
所示),按图
23
接线。
C、B、A
为三位地址码,S
为低
电平选通输入端,D0~D7
为数据输入端,输出
Y
为原码输出端,W
为反
码输出端。
置选通端
为
电平(即低电平),数据选择器被选中,拨
动逻辑开关
K3~K1
分别为
000,001,…111(置数据输入端
D0~D7
10101010
或
11110000),观察输出端
W
输出结果,并
记录。
八选一数据选择器实验接线图
(2)数据分配器,其逻辑功能与数据选择器相反,常常用译码器
集成片充当数据分配器。
在多路分配器中用
3
线-8
线
74LS138
译码
器接成数据分配器形式,从而完成多路信号的传输。
具体实验接线见
24。
24
多路信号传输实验接线图(多路分配器)
空插座中(管脚排列图见“编码器”
4.27),按图
4.46
D0~D7
分别接数据开关或逻辑开关,D'
0~D'
7
接
个发光二极管
LED
显示输出,数据选择器和数据分配器的地址码
一一对应相连,并接三位逻辑电平开关(也可用
8421
码拨码开关的
4、
2、1
三位或三位二进制计数器的输出端
QC、QB、QA)。
把数据选
择器
原码输出端
与
的
G2A
G2B
输入端相连,
二个集成片的通选分别接规定的电平。
这样即完成了多路分配器的功
能验证。
置
11110000
两种状态,再分别两次置地
址码
A3~A0
0~7,观察输出发光二极管
的状态,并记录。
四、实验总结
1.整理实验数据和实验线路图。
2.试用数据选择器实现全加器及比较器功能,画出具体线路图。
五、注意事项
所有实验用集成片在实验时都必须接“+5V”电源和接地。
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 全加器 逻辑 电路图
![提示](https://static.bingdoc.com/images/bang_tan.gif)