基于DDS的信号发生器设计Word格式文档下载.docx
- 文档编号:7544359
- 上传时间:2023-05-08
- 格式:DOCX
- 页数:30
- 大小:427.83KB
基于DDS的信号发生器设计Word格式文档下载.docx
《基于DDS的信号发生器设计Word格式文档下载.docx》由会员分享,可在线阅读,更多相关《基于DDS的信号发生器设计Word格式文档下载.docx(30页珍藏版)》请在冰点文库上搜索。
3.总结22
参考文献24
致谢26
1绪论
1.1研究背景
信号源是电子产品测量与调试、部队设备技术保障等领域的基本电子设备。
随着科学技术的发展和测量技术的进步,普通的信号发生器已无法满足目前日益发展的电子技术领域的生产调试需要。
而DDS技术是一种新兴的直接数字频率合成技术,具有频率分辨率高、频率切换速度快、切换相位连续、输出信号相位噪声低、可编程、全数字化易于集成、体积小、重量轻等优点,因而在雷达及通信等领域具有广泛的应用前景[1]。
直接数字合成简称DDS,将先进的数字处理技术和方法引入信号合成领域,DDS是以参考信号源的固定时钟作为取样信号对所需要的频率信号进行取样合成,DDS合成信号的频率稳定度由参考源的频率稳定度决定,可以输出一个高稳定度的信号合成的频率范围很宽,同时由于DDS是一个全数字结构的开环系统,没有反馈环节,所以频率合成的转换时间极短可达几纳秒,特别适合要求高速转换频率的场合。
另外DDS的频率步进可以做到很小。
DDS的全数字化结构便于集成,输出相位连续,频率、相位和幅度均可实现程控,完全可以采用数字调制方式来代替模拟调制方式。
DDS芯片的处理速度快,性能优越,相对带宽、频率转换时间短、频率分辨主高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面,并具有极高的性价比,近年来DDS发展迅速,应用非常广泛[2-4]。
1971年,J.Tierney和C.M.Tader等人首次提出了DDS的概念[5]。
DDS或DDFS是DirectDigitalFrequencysynthesis的简称通常将此视为第三代频率合成技术。
它突破了前两种频率合成法的原理,从“相位”的概念出发进行频率合成。
这种方法不仅可以产生不同频率的正弦波,而且可以控制波形的初始相位,还可以用DDS方法产生任意波形,它是把一系列数字量形式的信号通过DAC转换成模拟量形式的信号的合成技术。
目前使用最广泛的一种DDS方式是利用高速存储器作查寻表,然后通过高速DAC产生己经用数字形式存入的正弦波。
DDS作为一种先进的信号产生技术己经广泛应用于各个领域,如信号源仪器,测量分析仪器,通讯,数字信号处理,工业控制,软件无线电等。
随着科技的进步,低相位噪声、高纯频谱、高速捷变和高输出频段的频率合成器己经成为频率合成发展的主要趋势。
1.2信号发生器综述
各种波形曲线均可以用三角函数方程式来表示。
能产生多种波形,如三角波、锯齿波、矩形波(含方波)、正弦波的电路被称为函数信号发生器。
函数信号发生器在电路实验和设备检测中具有十分广泛的用途。
例如在通信、广播、电视系统中,需要射频(高频)发射,这里的射频波就是载波,把音频(低频)、视频信号或脉冲信号运载出去,这需要能产生高频的振荡器。
在工业、农业、生物医学等领域中,如高频感应加热、熔炼、淬火、超声诊断、核磁共振成像等,都需要功率或大或小、频率或高或低的振荡器。
产生所需参数的电测试信号仪器[6-7]。
按其信号波形分为四大类:
(1)正弦信号发生器。
主要用于测量电路和系统的频率特性、非线性失真、增益及灵敏度等。
按其不同性能和用途还可细分为低频(20赫至10兆赫)信号发生器、高频(100千赫至300兆赫)信号发生器、微波信号发生器、扫频和程控信号发生器、频率合成式信号发生器等。
(2)函数(波形)信号发生器。
能产生某些特定的周期性时间函数波形(正弦波、方波、三角波、锯齿波和脉冲波等)信号,频率范围可从几个微赫到几十兆赫。
除供通信、仪表和自动控制系统测试用外,还广泛用于其他非电测量领域。
(3)脉冲信号发生器。
能产生宽度、幅度和重复频率可调的矩形脉冲的发生器,可用以测试线性系统的瞬态响应,或用作模拟信号来测试雷达、多路通信和其他脉冲数字系统的性能。
(4)随机信号发生器:
通常又分为噪声信号发生器和伪随机信号发生器两类。
噪声信号发生器主要用途为:
在待测系统中引入一个随机信号,以模拟实际工作条件中的噪声而测定系统性能;
外加一个已知噪声信号与系统内部噪声比较以测定噪声系数;
用随机信号代替正弦或脉冲信号,以测定系统动态特性等。
当用噪声信号进行相关函数测量时,若平均测量时间不够长,会出现统计性误差,可用伪随机信号来解决。
函数(波形)信号发生器:
能产生某些特定的周期性时间函数波形(正弦波、方波、三角波、锯齿波和脉冲波等)信号,频率范围可从几个微赫到几十兆赫函数信号发生器在电路实验和设备检测中具有十分广泛的用途[8]。
例如在通信、广播、电视系统中,都需要射频(高频)发射,这里的射频波就是载波,把音频(低频)、视频信号或脉冲信号运载出去,就需要能够产生高频的振荡器。
低频信号发生器:
用来产生低频正弦信号的信号发生器。
音频信号发生器:
用来产生音频(16Hz-22KHz)正弦信号的信号发生器。
由于音频都属于低频,所以一般音频信号发生器和低频信号发生器是同一回事。
高频信号发生器:
能够产生比低频信号发生器更高频率正弦信号的信号发生器。
由于产生高频信号的难度比产生低频信号难度大,所以通常这类信号发生器比较贵。
一般高频信号发生器也可以用来产生低频信号。
数字信号发生器:
用来产生脉冲方波和数字信号序列的信号发生器。
一般说来,信号发生器都应该能直接带小功率负载。
信号发生器的设计负载,一般是放大器的输入端(数字信号发生器的负载是数字逻辑电路的输入端),所以其带负载能力都不太强。
有个别特殊应用场合的低频信号发生器,设计上是为较大负载考虑的(例如电力行业专用的信号发生器),因而有较强的带负载能力。
1.3信号发生器不同实现方法的比较
信号发生器按工作原理可分为:
调谐信号发生器、锁相信号发生器和合成信号发生器。
调谐信号发生器是由调谐振荡器构成。
这种信号发生器结构复杂、频率范围窄,而且可靠性、稳定性较差,但其价格低廉。
随着半导体器件的发展,其性能有所改善[9-11]。
锁相信号发生器是由调谐振荡器通过锁相的锁相信号发生器是由调谐振荡器通过锁相的方法获得输出信号频率的信号发生器。
这种信号发生器频率精度和稳定度高,但快速、程控比较困难,同时输出信号的频率分辨率较差。
合成信号发生器是采用频率合成的方法构成的信号发生器。
由于合成信号发生器具有较高的频率稳定度,很容易实现数字显示频率[12]。
同样的,按照信号发生器的组件不同,又可分为:
(一)用分立元件组成的函数发生器:
通常是单函数发生器且频率不高,其工作不很稳定,不易调试。
(二)可以由晶体管、运放IC等通用器件制作,更多的则是用专门的函数信号发生器IC产生。
早期的函数信号发生器IC,如ICL8038、BA205、XR2207/2209等[13],它们低温漂、低失真、高线性,但是它们的功能较少,精度不高,频率上限只有300kHz,无法产生更高频率的信号,调节方式也不够灵活,频率和占空比不能独立调节,二者互相影响。
(三)利用单片集成芯片的函数发生器:
能产生多种波形,达到较高的频率,且易于调试[14]。
鉴于此,美国美信公司开发了新一代函数信号发生器ICMAX038,它克服了以前芯片的缺点,可以达到更高的技术指标,是上述芯片望尘莫及的。
MAX038频率高、精度好,因此它被称为高频精密函数信号发生器IC[15]。
在锁相环、压控振荡器、频率合成器、脉宽调制器等电路的设计上,MAX038都是优选的器件。
例如像MAX038这样的芯片,它的特点是:
(1)能精密地产生三角波、锯齿波、矩形波(含方波)、正弦波信号。
(2)频率范围从0.1Hz~20MHz,最高可达40MHz,各种波形的输出幅度均为2V(P-P)。
(3)占空比调节范围宽,占空比和频率均可单独调节,二者互不影响,占空比最大调节范围是10%~90%。
(4)波形失真小,正弦波失真度小于0.75%,占空比调节时非线性度低于2%,采用±
5V双电源供电,允许有5%变化范围,电源电流为80mA,典型功耗400mW,工作温度范围为0~70℃。
(5)内设2.5V电压基准,可利用该电压设定FADJ、DADJ的电压值,实现频率微调和占空比调节[16]。
(四)利用专用直接数字合成DDS芯片的函数发生器:
能产生任意波形并达到很高的频率,但成本较高。
基于DDS信号发生器有如下优点:
(1)频率分辨率高,输出频点多,可达N个频点(N为相位累加器位数);
(2)频率切换速度快,可达μs量级;
(3)频率切换时相位连续;
(4)可以输出宽带正交信号;
(5)输出相位噪声低,对参考频率源的相位噪声有改善作用;
(6)可以产生任意波形;
(7)全数字化便于集成,体积小,重量轻。
DDS的核心部件是相位累加器,它由N位加法器与N位相位寄存器构成,类似一个简单的计数器。
每来一个时钟脉冲,相位寄存器的输出就增加一个步长的相位增量值,加法器将频率控制数据与累加寄存器输出的累加相位数据相加,把相加结果送至累加寄存器的数据输入端。
相位累加器进入线性相位累加,累加至满量程时产生一次计数溢出,这个溢出频率即为DDS的输出频率。
正弦查询表是一种可编程只读存储器(PROM),存储的是以相位为地址的一个周期正弦信号的采样编码值和包含一个周期正弦波的数字幅度信息,每个地址对应于正弦波中0~360°
范围中的一个相位点。
将相位寄存器的输出与相位控制字相加,得到的数据,作为一个地址对正弦查询表进行寻址,查询表把输入的地址相位信息映射成正弦波幅度信号,驱动DAC,输出模拟信号。
低通滤波器滤除不需要的取样分量,以便输出频谱纯净的正弦波信号。
随着电子工程领域的实际需要以及数字集成电路和微电子技术的发展,DDS技术日益显露出它的优越性[17]。
1.4研究内容概述
1.4.1本论文研究内容
(1)经过对信号发生器技术的分析研究,指出传统的频率合成技术的局限性,阐述了DDS技术在信号发生器中应用的优势。
(2)阐述了直接数字频率合成器芯片AD9851的基本原理和性能特点。
根据课题的要求,给出基于DDS技术的信号发生器设计的总体方案,设计了基于DDS的信号发生器,给出了整个系统的硬件原理图,详细论述了系统中AD9851与单片机主控模块、A/D转换模块、输入输出模块等的组成原理和设计实现方法。
(3)给出了软件设计的总体思想,根据软件方案并结合硬件电路,给出了总体以及几个子模块的软件流程图。
2系统设计方案
DDS芯片的处理速度快,性能优越,相对带宽、频率转换时间短、频率分辨主高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面,并具有极高的性价比,近年来DDS发展迅速,应用非常广泛。
2.1、DDS基本结构
DDS是一种全数字化的频率合成器,其主要组成为:
相位累加器、波形存储ROM,D/A转换器和低通滤波器(LPF)。
其基本结构如图2-1所示
图2-1DDS原理图
图2中K为频率控制字,N为相位累加器的位数,fc为时钟频率,fo为输出频率。
图中的参考频率源是一个高稳定的振荡器,其输出信号用于提供DDS中各部件同步工作。
N位频率控制寄存器用于接收外部控制器送来的频率控制字,并把这些数据送到N位相位累加器中的相位加法器数据输入端。
每来一个时钟脉冲,相位加法器就将频率控制寄存器输出的频率控制字与相位累加寄存器输出的相位数据相加,相加后的结果送至相位累加寄存器的数据输入端。
相位累加寄存器则将相位加法器在上一时钟周期作用后所产生的新相位数据反馈到相位加法器的输入端,以使相位加法器在下一个时钟的作用下继续与频率控制字相加。
这样,相位累加器在参考频率时钟的作用下,不断对频率控制字进行线性相位累加,当相位累加器产生一次溢出时,则完成一次周期性操作,这个周期就是DDS合成信号的周期,相位累加器的溢出频率就是DDS输出的信号频率。
相位累加器实际上就是以
为基准、受频率控制字控制而改变的计数器,它累积了每一个参考时钟内合成信号的相位变换,输出的数据刘应于等时间间隔内合成信号的相位。
用这些数据作为地址,对正弦幅值查询表ROM进行寻址,经正弦幅值查询表ROM进行相位一幅值转换,这样即可在给定的时间上确定合成器输出的波形幅值。
DDS技术是建立在采样定理的基础之上的,可以看作是采样、量化、编码的逆过程。
我们知道,任何波形的时域形式都是时间与幅度的一种对应关系,这是由波形的三个参数——频率、相位和幅度决定的。
而事实上,对于一种确定的波形,其相位和幅度的关系也是确定的。
DDS就是利用相位和幅度的确定关系来实现波形的存储的,即是将一个周期的正弦波形按照一定的相位间隔和幅度精度存在波形查询表ROM中。
根据采样定理,再现各采样时刻的幅度即得所要合成的信号,理论上,合成信号的频率不超过采样时钟频率的一半。
采样时钟一定,信号频率不同,样点数也不同。
这样就可根据采样时钟频率以及相位累加器的位数计算出与所要合成的频率相对应的采样间隔,即频率控制字,相位累加器在时钟的触发下对该频率控制字进行累加,就可产生信号的相位,然后去寻址正弦幅值查询表ROM,得到采样时刻的波形幅值信息,再经过DAC形成模拟波形,低通滤波后就得到所要合成的模拟信号。
2.1.1DDS的优缺点分析
DDS在相对带宽、频率转换时间、相位连续性、正交输出、高分辨力以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平,为系统提供了优于模拟信号源的性能。
其优势主要体现在以下几个方面:
(1)极快的频率切换速度
DDS是一个开环系统,无任何反馈环节,频率转换时间主要由LPF附加的时延来决定。
目前,DDS的调谐时间一般在ns级,比使用其它的频率合成方法都要短数个数量级。
(2)极高的频率分辨率
由
可知,只要增加相位累加器的位数N即可获得任意小的频率调谐步进。
大多数DDS的分辨率在Hz,MHz甚至GHz的数量级。
(3)低相位噪声和低漂移
DDS系统中合成信号的频率稳定度直接由参考源的频率稳定度决定,合成信号的相位噪声与参考源的相位噪声相同。
而在大多数DDS系统应用中,一般由固定的晶振来产生基准频率,所以其相位噪声和漂移特性是极为优异的。
(4)连续的相位变化
DDS是一个开环系统,故当一个转换频率的指令加在DDS的数据输入端时,它会迅速合成所要求的频率信号,在输出信号上没有叠加任何电流脉冲,输出变化是一个平稳的过渡过程,而且相位是连续变化的,这个特点也是DDS独有的.
(5)在极宽的频带范围内输出幅度平坦的信号
DDS的最低输出频率是所用的时钟频率的最小分辨率或相位累加器的分辨率。
奈奎斯特采样定理保证了在直到该时钟频率一半的所有频率下,DAC都可以再现信号,即DDS频率的上限
由合成器的最大时钟频率f决定。
(6)输出任意波形的能力
只要将正弦查询表ROM中存储的正弦波的幅度值改变为所需波形的幅度值,并且满足奈奎斯特定理,即可得到所需的输出波形。
(7)可进行数字调制
DDS是相位控制系统,使频率合成与调制有机的结合在一起。
可在一个调制系统中灵活多变的实现多种调制功能,改变了一种调制制式对应一套硬件电路的常规模式,由偏重硬件转变为偏重于软件的控制,将多种调制制式相统一。
(8)易于集成、易于调整
DDS中几乎所有的部件都属于数字信号处理器件,除DAC和滤波器外,无需任何调整,从而降低了成本,简化了生产设备[18]。
DDS的缺点主要有两点:
(1)输出频带受限
DDS的输出频带带宽主要受DDS工作时钟频率的限制。
因为DDS的最高输出频率一般限制在0.4
以下,如AD9854,时钟频率为300MHz,输出带宽为DS-120MHz,这对于飞速发展的通信技术是远远不够的。
目前采用GaAS技术生产出来的DDS芯片其输出频率可达300到400MHz,但它的价格过于昂贵,难以大量应用。
不过,随着高速BCL和GaAS技术的发展,频带带宽的限制正逐步被克服。
(2)杂散分量丰富
杂散是DDS本身所固有的,主要由相位舍位、幅度量化和DAC的非理想特性所引起。
因为在时间的DDS电路中,为了达到足够小的频率分辨率,通常将相位累加器的位数N取大,如N=32。
但受体积和成本的限制,即使采用先进的存储方式,ROM的容量都远小于此,因此在对ROM寻址时,只是用相位累加器的高W位去寻址,这样不可避免地引进误差,即相位截断误差。
另外,一个幅值在理论上只能用一个无限长的二进制代码才能精确表示,由于ROM的存储能力,只采用一定比特代码来表示这一幅值,这必然会引起幅度量化误差。
还有,DAC的有限分辨率以及非线性也会引起误差。
2.2、DDS芯片AD9851
AD9851是AD公司最新推出的采用先进的CMOS技术生产的直接数字合成器.
2.2.1AD9851的基本结构和工作原理
AD9851的最高工作时钟为180MHz,内部除了完整的高速DDS外,还集成了时钟6倍频器和一个高速比较器。
集成的时钟6倍频器降低了外部参考时钟频率,仅需一个30MHz晶振即可。
因此减小了高频辐射,提高了系统的电磁兼容能力。
D9851DDS系统采用了32bits相位累加器及10bitsDAC,在70MHz模拟输出时,DAC输出的抑制寄生动态范围SFDR>
43dB。
5bits相位控制可实现最小11.5°
的相位改变。
频率控制和相位调节可采用并行或串行方式。
AD9851工作电压范围较宽,为2.7~5.2V,180MHz工作时的功耗为550mW,功耗低,在2.7V时仅为4MW。
AD9851采用28脚表面贴装形式封装。
9851内部有一个高速比较器实为一个高速运放,将DDS输端出接入该比较器的一个输入脚,在另一个输入脚接上做比较的直流电平,就可以输出与DDS输出同频率的方波,改变直流电平就可以改变方波的占空比。
工作原理:
AD9851采用DDS技术,利用数字控制的方式输出一频率/相位可变的正弦波.AD9851还包括一个高速比较器,该比较器能够接受来自外部D/A转换器的输出,产生一个低抖动的方波,这使AD9851用作时钟发生器非常方便。
AD9851提供一个32bit的频率调整字,用户可通过改变32bit的频率调整字的内容来改变D9851的输出频率。
AD9851另外提供5bit控制相位,使其输出的相位可以是180°
90°
45°
22.5°
11.25°
及其任意组合改变,在每一参考时钟到来时,频率调整字累加到相位累加器中产生实时的数字相位信息,数字相位信息转换成正弦表中相应的数字幅度值。
D/A转换器把数字幅度值高速且线性地转换成模拟幅度值。
AD9851采用了恰当的算法,在进入正弦查找表前将数据降为14bit,这样就可以减少正弦查找表的内容,使AD9851可以小型化和低功耗[19]。
AD9851的输出频率、参考频率和频率调整字之间的关系可以用下式表示:
F0=(Δθ×
REFCLK)/232
其中
为32bit频率调整字,REFCLK为参考时钟,Fo为输出频率(MHz)。
2.2.2AD9851的特点
●允许最高输入时钟180MHz,同时可选择是否启用内含的6倍频乘法器
●带有高性能的十位数模转换器
●内含一个高速比较器
●具有简化的控制接口,允许串/并行、具有简化的控制接口,允许串/并行
●采用32位频率控制字
●内部使用5位相位调制字
●允许工作电源范围,+2.7伏--+5.25伏
●可以工作在掉电方式(低功耗):
4MW@+2.7伏
●其自由寄生动态范围(SFDR)>
43dB@70MHz输出
●采用极小的28脚贴片式封装。
图2-2:
AD9851引脚
AD9851内含一个40bit的寄存器,用于储存32位频率控制字、5位相位调制字以及6倍频参考时钟乘法器使能和芯片掉电方式控制字。
AD9851的控制数据、频率控制字和相位调制字可以以并行或串行异步两种方式输入。
并行输入时每次输入8bits分5次连续输入,其中,头8bit控制输出相位、6倍频器启动/关闭、掉电工作方式以及输入方式,余下的32bits是频率控制字;
串行输入时,40bits串行数据通过其一根数据线(D7)依次串行输入[20]。
表2-1引脚端口及对应功能说明
端口号
记忆法
功能
4-1,28-25
D0–D7
8位数据输入端,用来装入32位频率和8位相位/控制字。
D0的最低有效位,D7为最高有效位,同时D7用作40位串行数据输入引脚。
5
PGND
6倍频参考时钟乘法器接地端。
6
PVCC
6倍频参考时钟乘法器正电源电压引脚。
7
W_CLK
字输入时钟端。
上升沿异步装入并行或串行的频率/相位/控制字到40位输入寄存器
8
FQ_UD
频率更新端。
上升沿异步将40位寄存器的内容送入DDS核心,使其工作。
只有当输入寄存器中的内容是允许的有效数据时才能发出一个FQ_UD信号。
9
REFCLOCK
参考时钟输入端。
CMOS/TTL电平脉冲序列,直接或经过6倍频乘法器输入。
直接输入方式下,其输入即是系统时钟,如果6倍频乘法器工作,则乘法器的输出是系统时钟。
系统时钟的上升沿有效。
10,19
AGND
模拟地。
数模转换器和比较器的模拟接地端。
11,18
AVDD
18脚为数模转换器和比较器的模拟电路正电压端,11脚为参考基准电压。
12
Rset
数模转换器外部
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于 DDS 信号发生器 设计