安规EMI及RFI的设计考虑Word下载.docx

安规EMI及RFI的设计考虑Word下载.docx

《安规EMI及RFI的设计考虑Word下载.docx》由会员分享，可在线阅读，更多相关《安规EMI及RFI的设计考虑Word下载.docx（6页珍藏版）》请在冰点文库上搜索。

这种安全因素及标准在不同国家不尽相同，设备制造也如这些产品。

首先要由相对应的安全规范对产品的承认和认可，多数电源制造商都使用IEC（国际电工技朮协会）VDE（VerbandDeustcher电工技朮协会）或UL（UnderwintersLaboratorie）及CSA（加拿大标准学会）等标准作为了考核认证标准。

无论无线电或有线电接口水平都要在美国及国际的FCC20780及VDE0806认可。

重要点的考虑是FCC及VDE标准，依从这些规则排除那些不合格的装配。

这是可以理解的，因为电源的幅射和传导性可能改变不同系统水平的加载状态，因此，作为最终产品，不管此开关电源用在哪里，必须符合EMI和RFI的规范。

两个规则需要制造商将其在与其它设备接口处降至最低。

无论是接到AC源还是送到其它高频数字电路。

VDE将RFI分为两个等级分区。

a.0-10KHz无意图的高频段（VDE0875,VDE0879）

b.10KHz~30MHz有意图的高频段,（VDE0871VDE0872）

图1FCC和VDE的依从曲线

FCC包括所有的电子器件，只要产生的信号大于10KHz。

FCC和VDE规范互相紧随，FCCA级规范复盖商业，消费类及工业环境，而FCCB级仅复盖常住居民区。

主要不同见图1。

频率跨度由两个区域复盖。

VDE频率范围对EMI及RFI发射复盖从10KHz到30MHz而FCC频率跨度为450KHz~30MHz.

开关电源中的EMI滤波设计

EMI是如何发生的？

从技朮上EMI通常由变化的电磁场及把它们导通传输，电感或电容耦合通过自由或其组合，开关电源是对EMI及RFI的产生最坏的来源之一。

因为它们的固有的电流及电压波形，以非常快速的开关时间变化。

开关晶体管，MOSFET,二极管，变压器及电感是主要的RFI的源泉。

由开关产生的共模噪声是大型计算机系统的障碍，因此要采用输入滤波器，将其插在线路与机架之间，不同的噪声象瞬态响应，为输出滤波电容及滤波电感的函数。

为在电源中恰当地包容传导噪声，瓷介电容可协助减小高频噪声，并放在紧靠连接器处这样的几何位置，注意一些电源的拓扑在传导噪声方面会比其它好一些。

例如反激式电源有一个三角形电流波形，它会产生一些RFI噪声，会比正激式，桥式拓朴产生的高。

在开关电源中抑制噪声是非常有商业技巧的，理想的EMI及RFI会用一点点电路，加一点成本，重量，减一点点效率即可达到，理想的做法是旁路掉干扰噪声即可，这可以用插入一个对噪声为高阻抗的元件放入抑制电路通道，并将其通过低阻抗通道旁路到地。

再一个方法就是在输入输出之间放一个滤波器，这仅对系统地和机框地距离很近时比较有效。

对于AC线路，用一个有非常小的杂散电容的耦合电感，两个安全的经认证的电容（X电容）放在输入线路间即可，并在每个线路到地放一个小的Y电容，则可以有效地抑制开关噪声，令其达到可以接受的水平。

这些电容和电感典型值如下：

图2A第一级滤波器

共模电感的值对第一级滤波器（图2A）是一个以殴姆计的射频频率分压的负载，在此频率之上的信号都被衰减，例如4KHz以上进入50Ω的负载，在2mH电感中减少（50/2π*4000），这相当于在4000Hz处衰减为3db,每10倍频达6db。

图2B第二级滤波器

第二级滤波（图2B）有两个优点，它提供12db/10倍频的衰减。

它还在电感自谐振频率上提供更大的衰减。

典型的共模传输函数可以由下式表示。

相应于在3db点的滤波器的增益处的阻尼因子。

可选作1和4之间的任何位置。

在此例中选3，随后可以推导出来。

如果我们选择一个于15KHz处的斩断频率，则负载电阻在此处为50Ω。

可以据此算出电感量：

滤波电容（Y电容）也可以算出：

如果必要，调整可以找出这些元件，以减小漏电流，此为安规的需要，另一个重要点是确定输入滤波器的谐振频率，它要比电源的开关频率低。

更高频的电源通常比低频电源更容易滤波。

放电电阻由VDE0806及IEC380推荐按下式计算:

此处：

t=1秒，C为电容总和。

最后的EMI滤波器应令开关电源工作在200W以下，如图3。

进一步改善此滤波器的频响可以采用设置几个串联部分来实现，但这会增加成本，重量及空间。

其它可协助滤除开关噪声的解决方案是改变储能电容，令其进入一个π形滤波器部分。

连接一个外线电感放在储能电容之间，注意有几种EMI滤波模型方案，它可提供电源设计师一个对EMI及RFI抑制的备好的方案。

图3又一种第二级滤波器

EMI噪声源及控制它的方法

设计考虑要进入随后的区域，即典型的RF射频区域。

*DC隔离

*电路接地

*对音频，射频噪声传导最敏感的电源及功率通路。

*射频接口及敏感区

*开启及关断瞬间

所有这些问题都可以用放置一个元件在右边，以防止干扰。

这使电源的PCB布局成为开发开关器时最重要的最严酷的一步。

这里有在开发和PCB布局时的几点注意。

注意快速上升的电流尖刺，例如变压器整流的二极管快速反偏。

在变压器中的振铃会用放置吸收回路的方法箝制。

吸收回路可减小开关瞬态的损耗，也可将能量回馈输入端的方法减少损耗。

采用一颗小磁珠放在主功率MOSFET开关器件的引线上可以抑制开关阶段的高频振铃。

法拉第磁场返回到直流地，并放在初级次级之间，可防止电压瞬态的电容耦合进入电源及输出端。

为了将变压器产生的高频谐波减到最小，必须选择高级材料，这使电源只有很低的伏特安培及磁芯损耗，意味着更好的效率，更小的尺寸，减轻了重量，还有采用优质高频电容将射频噪声在发生源处去耦。

这些电容要有极低的ESL和ESR。

引线长度需要保持最短，防止RF能量幅射进入自由空间。

光耦离开的引线可用小电容在延伸到复位电路前就局部导开能量。

PCB布局考虑

包括固定的EMI及RFI到可接受的程序总是可做得到的，但是在PCB布局时的引线轨迹是要特殊处理的，从DC/DC变换器产生的开关波形的PCB轨迹会携带着这些信号。

尤如发射天线，这些轨迹会形成变换器的发射埸。

从电路预防幅射需要有高频传输的概念及其时空领域的绝对幅度，实际最重要的是：

是否有能量在此频率之下。

能量的99%在1/π*tr以下。

注意开关沿的上升率对所涉及频率是关键的驱动器（或限制器），电源及DC/DC变换器设计师试图实现快速的上升及下降时间以减小MOS的开关损耗。

但这样高的di/dt条件将产生出地线对PCB轨迹的跳动电压，它可以引起元件及电缆线条以共模方式的幅射。

多层印板采用好接地及功率元件布置，就相当于提供了低阻抗的必备的优良的去耦。

随后即是采用一些技朮，用于降低EMI及RFI的产生。

在功率元件及地线之间的紧密结合可以实现局部区域的紧凑连接，从而减小幅射达30db~40db，还减少了幅射的敏感度及ESD的敏感度。

窄的走线如传输线，一个好的规则就是保持信号有1ns的上升或下降时间，且引线必须小于9cm长（3.5inch）。

携带高频电流的走线，其接地线必须在PCB板的一面，这是为了减小双面幅射和串扰其它走线。

另一个好的设计实践就是提供一个底盘接地环，令其围绕印板周围，这个接地环提供一个难以克服的区域拦截，以防止电路边缘的幅射。

这样布局的轨迹才是静电放电可接受的，才是所提供的坚固可靠的设计。

铁氧体的使用对直接抑制高频能量是十分有效的。

可以用它作无功阻抗和吸收损耗，铁氧体磁珠用软磁材料制成，仅要一点点能量即可产生交互磁通，这些铁氧体在高频时阻抗更大，可有效地减小带宽及数字信号的高频能量含量。

铁氧体磁芯通常还用作损耗线去消除共模和差模电流，这些铁氧体有各种形状。

尺寸及装配选择，（甚至表面贴装的）。

试着保持高频电流在PCB板的小区域，令这些走线限制其产生有效幅射的能力。

PCB布局及元件选择总结：

1.总要采用实心地线及功率平面。

（可考虑用多层板）

2.PCB板要有地线底板的轨迹。

3.在中央放置高频时钟电路。

4.放置线路驱动及接收要紧靠连接点。

5.高频电流局部去耦。

6.选择有屏蔽的元件。

7.用大的Bulk电容负极作为接点接各个端子的地线走线。

8.在输入输出线上选用磁珠。

9.用窄的及埋藏的引线（可能情况下）

10.采用高频瓷介电容，电容器紧靠各相关器件的引线端子。

11.保持高di/dt的走线要尽量短。

12.输入和输出线尽量远离电磁噪声的发源处。

13.减小对底盘地线的容性耦合。