cadence指导详细版3.docx
- 文档编号:9014491
- 上传时间:2023-05-16
- 格式:DOCX
- 页数:43
- 大小:1.55MB
cadence指导详细版3.docx
《cadence指导详细版3.docx》由会员分享,可在线阅读,更多相关《cadence指导详细版3.docx(43页珍藏版)》请在冰点文库上搜索。
cadence指导详细版3
一、cadence软件与安装指导
1、
〔注意:
一旦安装成功不要轻易卸载,否如此重装很费劲〕
2、在windows下解压cadence文件夹下压缩包
3、双击桌面虚拟机图标,打开虚拟机,点击界面左上角FILE》》open》》在弹出的对话框找到刚刚解压的cadence文件夹下的cadenceEDA.vmx文件,点击“打开〞
4、点击poweronthisvirtualmachine,输入用户名zyx,密码123456
5、我们进入到了linux系统。
1、直接将文件夹ncsu-cdk-1.5.1拷贝到linux系统桌面。
〔假设直接复制不成功,可通过U盘将其导入。
〕
2、打开桌面zyx’Home目录〔即文件夹〕,在里面新建目录VLSI,将桌面ncsu-cdk-1.5.1剪切至VLSI目录下。
3、在桌面空白处单击鼠标右键,点击openTeminal
4、在终端输入以下命令。
1、suroot-------进入到超级用户
2、sunface8211200(不可见,直接输入即可)
3、chmoda+wcds.lib------修改cds.lib权限后,可以对其进展编写
4、vicds.lib--------进入到vi编辑器,单击键盘“i〞进入到插入模式,
在第一行我们添加一行语句。
输入完之后,单击键盘“esc〞键退出插入模式,再点击键盘“:
wq〞退出vi编辑器
6、vicds.lib--------做如如如下图修改后,点击esc键并输入“:
wq〞退出
7、csh-------进入到cshell命令
8、vi/home/zyx/.cshrc------进入到用户目录下的.cshrc的编写,并添加如下语句
setenvCDK_DIR/home/zyx/VLSI/ncsu-cdk-1.5.1,
添加后“:
wq〞保存退出
9、cpcdsinit/home/zyx/.cdsinit
10、cpdisplay.drf/home/zyx/display.drf
11、至此,ncsu-tsmc0.25um工艺库安装完毕,cadence环境配置也已经完毕。
大家可以关掉终端即可。
三、反相器电路图的搭建与仿真
1、打开cadence软件。
单击鼠标右键,打开openterminal输入以下命令
csh--------进入Cshell〔注意:
大家要在用户目录/home/zyx下启动cadence〕
icfb&--------启动cadence软件
2、建新库,在库里面我们将画出反相器电路图和版图两个cell。
①在CIW〔mandinterpreterwindow,即命令解释窗〕中,点击File→New→Library...;
②在NewLibrary对话框输入库名,例如cell_lib_tsmc03;并在TechnologyFile中选择第二项,Attachtoanexitingtechfile,然后点击TechnologyLibrary中NCSU_TechLib_tsmc03,点击OK,最终将在CIW中提示成功。
3、建立新文件,先画反相器电路图
①在CIW中,选File→New→Cellview...,=>“CreateNewFile〞对话框。
②在LibraryName,选刚建的库cell_lib_tsmc03,③在CellName中输入单元名INV,④点击Tool文本区右端的按钮,出现下拉菜单。
选择poser-Schematic,在ViewName自动生成Schematic。
⑤按OK键=>“VirtuosoSchematicEditing〞(电路图编辑窗)。
4、加器件
①选命令Add→Instance...,出现“AddInstance〞对话框。
②点击Browse按钮,出现LibraryBrowser,在library一栏中选择NCSU_Analog_Parts,库中包含花振荡器的所有cell,如pmos4,nmos4,vdd,gnd,如图选择nmos4,再点击HIDE,将器件添加即可。
③修改器件尺寸,选中器件,即将鼠标单击器件,假设器件被白色方框包围,如此代表选中。
按字母q,进展修改,如图,我们修改pmos4,设置l=300n,w=4500n,类似我们修改nmos4,设置l=300n,w=2700n
5、连线。
点击图标,或直接点击字母w。
6、添加反相器输入、输出引脚
①点击屏幕左下方按钮,如图添加输入引脚in,同理,添加输出引脚output,需要注意的是在Direction处选择output,我们可以命名为out。
②结果如如如下图
7、检查并存盘。
即点击图标。
观察CIW中是否出现error。
8、建立symbol,目的是以后用到反相器可以直接调用。
大家也可以选择Add→Shape,在里面选择所需的图形进展手工绘画。
想要修改图形格点间距选择Options,在里面进展修改。
9、进展INV的电压传输特性曲线的仿真
A创建新的library,命名为testbench_tsmc03,在TechnologyFile处选择Don’tneedatechfile。
B在新建的testbench_tsmc03库下建立新的文件INV_test。
C在INV_test里面添加我们刚刚创建的INV,方法如下
D我们再按照以上的方法依次添加NCSU_Analog_Parts里面的vdc、vdd、vpulse、cap和gnd,并点击字母w进展连线。
E修改器件的参数。
例选中vpulse,点击字母“q〞,按照如如下图进展修改,注意的是最后DCvoltage设置为变量vinV,是为了方便接下来的要进展的DC直流分析。
同理我们修改vdc直流电压为2.5V。
cap电容值修改为50fF.
F加标记。
点击字母“L〞,我们给电路图中的连接输入输出的导线加上标记in和out,添加方法是将in或out下方的小方框置于输入和输出的导线上再单击鼠标左键。
Gcheckandsave,假设有错误可以在CIW中查看并回到电路图中修改;在没有错误和警告下,点击左上角Tools→Analogenvironment,我们进入仿真环境ADE。
H点击ADE中标题栏Setup→Simulator/Directory/Host…,在弹出的对话框中,我们在Simulator处选择spectre作为仿真工具
I设置仿真库,如图点击setup,菜单下选择modellibraries,在出现的对话框直接输入
点击Add,再次输入/home/zyx/VLSI/ncsu-cdk-1.5.1/models/spectre/standalone/tsmc25P.m,点击Add,最后点击ok。
注意:
也可以点击Browse直接找。
J设置vpulse直流电压vin,如图,将其设置为2.5
K设置仿真类型。
点击ADE中标题栏Analyses→Choose。
在弹出的对话框中,选择Analysis为tran,在StopTime处设置为20n。
在单击Analysis处dc,在弹出的对话框中做如下修改。
L在图中选择要仿真的连接反相器输入和输出的导线。
点击ADE菜单栏中Outputs→ToBePlotted→SelectOnSchematic
M点击ADE中输出仿真结果。
N查看输出波形。
四、反相器版图绘制与验证
1、在cell_lib_tsmc03库下建立新文件。
此时在Tool处选择Virtuoso。
2、如图,会出现LSW和LayoutEditing,在LSW中将所有的层选中。
3.使用Option菜单进展版图编辑窗设置。
选命令Option→Display…<e>,出现“DisplayOptions〞对话框。
在GridControls处,4个参数的缺省设置为1、5、0.075和0.。
我们可设置为0.、0.15、0.、0.。
〔最小设计尺寸λ=0.15〕
4、画反相器版图。
画版图时要严格遵循设计规如此〔tsmc0.25rule.pdf〕,即满足最小间距,最小包围、最小延伸、最小宽度等。
如如下图为反相器版图的最终图形。
A.画pmos管。
先放大layoutediting桌面,即一直按着鼠标右键在桌面出画矩形;假设放大桌面过大,可按着shift,并一直按着鼠标右键在桌面出画矩形,实现缩小,或点击字母“f〞适中。
在lsw中选择pactive(选择后缀为drw,即drawing绘图,其它层类似,选drw)作为输入层,再选画矩形的命令〔按字母r〕,在屏幕中央画有源区矩形。
竖直距离〔W〕设置为4.5um,可用直尺命令〔左下角Ruler,或字母k,去除直尺可用“shift+k〞〕进展测量,水平距离〔L〕设置1.8um。
假设不小心画多了,可按字母s,进展修剪。
pmos的尺寸,大家可以根据自己的实际情况画图〕
B.画多晶硅栅极。
多晶硅位于有源区中部,即离有源区左边0.75um,也为矩形。
栅长为um.可用直尺命令〔左下角Ruler〕进展测量。
多晶伸出有源区不小于0.3um.如如如下图。
注意,要严格按照设计规如此来画,不然DRC时会报错。
C.画源区和漏区接触孔。
输入层在LSW中选择ca,后缀drw,也为矩形,大小为0.3um×0.3um。
画完一个接触孔,其它的用复制〔点击键盘字母C,再选中器件〕即可,每个接触孔间距设置为不小于0.45um。
假设不满足可将其移动〔点击键盘字母M〕。
D.在有源区外画P+注入的矩形。
即选择pselect层,满足最小包围,并且它离gate栅极要至少。
E.在P+注入区外再画nwell的矩形,为满足最小包围,nwell要离contact0.9um。
如图。
到此为止,除了金属连线,pmos根本完成。
F.画nmos管。
因为nmos和pmos差不多,可将pmos管包括pselect以的层复制过去,并加以修改即可。
1.修改有缘区Wum。
2.减少两个接触孔,并将pselect和有源区向上移动。
3.将拷贝后的pselect改为nselect,pactive换成nactive〔选中设计层,点击键盘字母Q,进展修改并ok〕。
G.进展连线。
用metal1进展连线,metal1包围ca层至少0.15um,将p管和n管的漏极连接起来作为反相器的输出。
然后用metal1作为输入层在pmos上方矩形作为电源vdd,并将其连接到p管源区的接触孔同理画出vss,也将它与nmos管的源区连接。
如图
H.
I.将vdd中npactive和pselect..如图
J.在mos管的间隙加一段多晶poly与多晶栅极连接,作为反相器的输入,并在其中打上cp接触孔一个,再加一段金属metal1作为输入。
K接下来添加metal2和via。
via的作用是连接metal和metal2.
L将图中同层矩形组成的多边形进展合并〔Edit→Merge〕。
M.加PIN。
我们以添加vdd和gnd引脚为例。
先点击LSW中metal1_pin〔注意:
假设添加输入输出引脚in和out时,应选择metal2_pin〕,再点击VirtusoLayout Editing中creat>>pin,弹出对话框CreatSymbolicPin,再Mode处选择shapepin
5、DRC〔designrulecheck〕设计规如此检查
A、打开我们刚刚绘画完的INV版图。
B、查看CIW中是否存在ERROR
C、假设存在EROR,根据提示查找ERROR并修改即可。
6、LVS(layoutversusschematic)版图电路图比照
A、先对版图进展Extract,成功后将在库cell_lib_tsmc03的INV的view下面多出来Extracted.
B、如图进展LVS
C、显示正确结果。
D假设出现错误结果如下。
如此首先打开反相器schematic和extracted后的图形,然后进入到ArtistLVS中,点击下方ErrorDisplay,将ArtistLVSErrorDisplay中右侧的Auto-Zoom选中后,用鼠标单击一下刚刚打开的schematic或Extract,保证处于显示状态,再点击ArtistLVSErrorDisplay中的First。
如此会在ErrorDisplay中显示错误提示,并且在刚刚保证处于显示状态的schematic或Extracted中显示错误位置。
如图:
根据对错误的解释,和在Extracted中的显示的错误位置,我们可以断定错误的原因在于电路图中输出pin的名字为out,而在版图中却显示为输出pin的名字却误写成outa,所以改正来后,重新开始LVS,直到成功匹配。
提示:
错误的类型多重多样,大家不要灰心,很多错误都是具有关联性的,大家修改完一个错误,其他的很可能也直接消失了,加油!
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- cadence 指导 详细