多功能数字钟1.docx
- 文档编号:9806608
- 上传时间:2023-05-21
- 格式:DOCX
- 页数:21
- 大小:398.33KB
多功能数字钟1.docx
《多功能数字钟1.docx》由会员分享,可在线阅读,更多相关《多功能数字钟1.docx(21页珍藏版)》请在冰点文库上搜索。
多功能数字钟1
电子技术课程设计
——多功能数字钟
目录
一、设计任务与要求·····················2
二、总体框图···························3
三、选择器件···························5
四、功能模块···························15
五、总体设计电路图·····················21
六、实际验证结果和心得体会·············23
多功能数字钟
一、设计任务与要求
多功能数字钟由以下几部分组成:
555多谐振荡器和分频器组成的秒脉冲发生器,校正电路,六十进制秒.分计数器,二十四进制时计数器,秒分时的数码显示部分,连续脉冲电路,报时电路等。
用中小规模集成电路设计一台能显示时分秒的多功能电子钟,具体要求如下:
1.由555定时器组成的多谐振荡器和分频器产生1HZ标准秒信号;
2.秒,分为00-59六十进制计数器;
3.时为00-23二十四进制计数器;
4.具有校时功能:
可手动校时,只要将开关置于手动位置,可分别对秒,分,时进行连续脉冲输入的校正;
5.具有整点报时功能:
整点报时电路要求在每个整点时鸣叫一次。
二、总体框图
图1总体框图
1.时、分、秒计数器
秒信号经秒计数器、分计数器、时计数器之后,分别得到“秒”个位、十位,“分”个位、十位,“时”个位、十位的计时输出信号,然后送至译码显示电路,以便实现用数字显示时、分、秒的要求。
“秒”和“分”计数器应为六十进制,而“时”计数器应为二十四进制。
要实现这一要求,可选用的中规模集成计数器较多,比方说74LS90,74LS160,74LS161,74LS190,74LS192等。
为了不和别的小组重复,我选用了74LS190.
(1)六十进制计数器
由于两片74LS190构成,一块实现十进制,另一块实现六进制。
得到六十进制,实现“分”和“秒”的功能。
(2)二十四进制计数器
同样由两片74LS190构成,实现“时”的功能。
2.显示部分
我直接选用multisim仿真软件中的数码管进行显示,选用四片数码管分别显示小时,分钟和秒。
而且在秒显示部分特意加了一个闪烁灯泡。
3.秒脉冲信号发生部分
自动电子钟出于准确性,需要一个相对精准的秒脉冲源。
在设计中可以选用了555定时器,或两个运算放大器。
根据要求我选用555定时器。
4.对秒,分,时的校正部分
对时,分,秒的分别校正我选用了multisim仿真软件中的函数信号发生器,发出连续脉冲信号,方便而且简单。
5.整点报时部分
题目要求整点报时电路每个整点鸣叫一次。
这里我用了蓝色的灯泡代替鸣叫。
三、选择器件
表1器件选择
器件
数量
数码管
6
74LS190
6
7400
1
7404
6
7432
2
7420
2
灯泡
2
555定时器
1
主要器件介绍:
1.74LS190
图2是其在multisim中的符号
图274LS190N
74LS190是可预置数同步可逆(加减)十进制计数器。
它具有异步置数端LOAD,加减控制端U/D和计数控制端CTED,为方便级联,设置了两个级联输出端MAX/MIN。
设计中共使用了六片74LS190,两两组合接成六十进制和二十四进制,实现了秒、分、时的计数功能。
当加减控制端U/D=1减计数,U/D=0加计数:
当异步置数端LOAD=0时置数;
当计数控制端CTED=1时禁止计数,CTED=0时,4个触发器在时钟上升沿开始计数;当计数器加计数为9或者减计数为0时,MAX/MIN端输出与时钟周期相同的正脉冲,而RCO产生一个宽度为时钟低电平宽度的低电平。
该计数器时序图见图3。
功能表见表2.
图374SL190的动作时序图
表274LS1900的功能表
输入
输出
CTENLOADD/UDCBA
CP
x0xdcba
x
异步预置
010
↑
加计数
011
↑
减计数
11x
x
保持
、
2.数码管和信号发生器
本设计采用四片数码管,用来显示时、分,直接连接在74LS190的输出端QA,QB,QC,QD上,即可显示。
其逻辑符号见图6。
图4数码管逻辑符图5信号发生器
3.与非门7400
与非门可实现与门和非门的复合运算。
逻辑函数式为:
——
Y=A•B
表3与非门真值表
A
B
Y
0
0
1
0
1
1
1
0
1
1
1
0
图67400管脚图图77400符号
图15与非门的输入A,B波形与输出Y的波形图
4.非门7404
非门又称为反相器,是实现逻辑非运算的逻辑电路。
非门逻辑符号输出端的小圆圈表示逻辑非,在此表示输出端低电平有效;输入端没有小圆圈,所以表示高电平有效。
非门输出信号Y是输入信号A的非,若输入信号A是高电平H,则输出信号Y是低电平L;若输入信号A是低电平L则输出Y是高电平H。
非门逻辑函数式为:
—
Y=A
表3非门真值表
A
Y
0
1
1
0
图87404管脚图图97404符号
5.或门7432
或门是实现或运算的门电路。
或运算又称为或逻辑,逻辑加。
函数式表示为:
Y=A+B
表4或门真值表
A
B
Y
0
0
0
0
1
1
1
0
1
1
1
1
图107432符号图11或门输入A,B波形与输出Y波形
或门符号中的“≥1”表示一个或者多于一个有效的输入1,可以输出一个有效的输出1。
而输入和输出引脚都没有加小圈,表示输入输出引脚都是高电平有效。
5.四输入与非门7420
与非门可实现与门和非门的复合运算。
逻辑函数式为:
——
Y=A•B
图137420管脚图
图147420符号
表4与非真值表
A
B
C
D
Y
0
0
0
0
1
1
0
0
0
1
0
1
0
0
1
0
0
1
0
1
0
0
0
1
1
1
1
0
0
1
1
0
1
0
1
1
0
0
1
1
0
1
1
0
1
0
1
0
1
1
0
0
1
1
1
1
1
1
0
1
1
0
1
1
1
1
1
0
1
1
0
1
1
1
1
1
1
1
1
0
四、功能模块
1.74LS190构成秒、分的六十进制计数器
数字钟的“秒”、“分”信号产生电路都是由六十进制计数器构成,“时”信号产生电路为二十四进制计数器。
它们都可以用两个74LS190来实现。
秒个位计数器
74LS190本身就是十进制的,其输入端A、B、C、D(15脚1脚10脚9脚)接低电平,计数控制端CTEN(脚4)接低电平4个触发器将在时钟上升沿开始计数,加减控制端U/D(脚5)接低电平。
异步置数端LOAD(脚11)接高电平。
由555定时器组成的多谐振荡器和分频器产生1HZ标准秒信号脉冲由CLK(14脚)端输入。
计数器的输出端QA、QB、QC、QD(3脚2脚6脚7脚)接数码管的1、2、3、4。
当秒脉冲输入时,电路状态按二进制序列依次递增1,QA、QB、QC、QD输出为0000、0001、0010、0011、0100、0101、0110、0111、1000、1001,当输出为0000时,输出进位脉冲。
秒的十位计数器
在这里74LS190被接成六进制计数器,接法与秒个位计数器相同,秒个位计数器送来的进位脉冲,使其按二进制自然序列依次递增。
QA、QB、QC、QD端输出为0000、0001、0010、0011、0100、0101,当输出为0000时,QA、QB、QC、QD输出为0,QA、QD经过非门7404后再和QC、QD经过一个与非门7420和一个或门7432和一个非门7404,然后把脉冲送入分的个位。
分计数器的连接方法与秒计数器的相同,分计数器向时计数器送进位脉冲。
秒、分的六十进制计数器的构成如下:
图1574LS190构成六十进制计数器
由74LS190构成的六十进制计数器已经在multisim软件上仿真的到了正确的结果。
如图16.
图16六十进制仿真
2.74LS190构成二十四进制计数器
二十四进制计数器,也是用两片74LS190集成块来实现的,方法与六十进制计数器的接法大同小异。
用分计数器送来的进位脉冲送入时的个位计数器,电路在分进位脉冲的作用下按二进制自然序列依次增加1,当计数到23,这时小时个位输出0011(也就是3),小时十位输出0010(也就是2)。
二十四进制计数器的构成如下图所示。
图1774LS190构成的二十四进制计数器
由两片74LS190构成的二十四进制计数器已经在multisim仿真软件上验证的到了正确的结果,如图18所示的仿真结果,表明设计完全正确。
图18二十四进制的仿真
3.555定时器组成的多谐振荡器和分频器
由555定时器组成的多谐振荡器和分频器可产生1HZ标准秒信号。
秒脉冲信号发生器需要产生一定精度和幅度的矩形波信号。
电路如图19.
图19555定时器组成的多谐振荡器和分频器
秒脉冲产生电路由555定时器和外接元电阻R1、R2、电容c构成多谐振荡器。
其工作原理如下:
接通电源后,Vcc经R1、R2给电容C充电。
由于电容上电压不能突变,电源刚接通时Uc为0,所以555内部比较器RD=1,SD=0,基本RS触发器置1,输出端Q为高电平。
此时Q=0,使内部放大管截止。
当Uc上升到大于VCC/3时,RD=1,SD=1,基本RS触发器状态不变,即输出端Q仍为高电平,当UC上升到略大于2VCC/3时,RD=1,SD=1,基本RS触发器置0,输出端Q为低电平。
这时Q=1,使内部放电管饱和导通。
于是电容C经R2和内部放大管放电,Uc按指数规律减小。
当UC下降略小于VCC/3时,内部比较器RD=1,SD=0,基本RS触发器置1,输出高电平。
这时,Q=0,内部放电管截止。
于是C结束放电并重新开始充电。
如此循环不止,输出端就得到一系列矩形脉冲。
T=0.7(R1+2R2)C1,R2=69K,R1=5K,C1=10uF
输出脉冲的频率经计算得到:
f≈IHz,即1秒
五、总体设计电路图
图20总体电路图
上图是多功能数字钟的总体电路原理图,是在multisim软件上经过仿真模拟后的到的。
设计中用555定时器组成的多谐振荡器和分频器产生1HZ秒脉冲提供整个电子钟的脉冲信号。
由开关1,开关2,开关3控制整个数字钟电路。
对于时分秒的分别校正是直接选用脉冲信号发生器提供秒脉冲信号,用开关S控制秒的校正,开关M控制分的校正,开关H控制时的校正。
用蓝色灯泡闪烁来表示整点报时。
在数码管上显示出时、分,最终实现了自动电子钟的自动计时功能。
六、实际验证结果和心得体会
1.实际连接电路
图21接好线后的硬件平台
周日上午,在硬件实验室里,我进行了硬件测试。
首先,我们找老师要了试验中需要的元器件。
由于接线太多容易出错,我又找来一个同学,我负责接线,他看元件图和管脚图,并协助检查,这样不光能提高接线速度,而且也提高了精确度。
由于线路复杂,我采取一部分一部分的接,每接完一部分都要进行验证,终于再我们的合作之下,完成了接线,在打开开关之后,数码管显示的完全与仿真结果相同。
2.课程设计心得体会
短短三周的课程设计即将结束,但这次实践活动却让我难忘,一个日常生活中常用到的电子钟看似简单,但想要做到精准却很有难度。
能够运用自己的知识设计出一个电子钟,心里很开心。
这样的与生活密切相关的设计让我觉得学到的知识没有白学,而且让我体验到了学以致用。
与此同时,同学们互相帮助,互相配合,也让班级间更加紧密与团结。
由于自己平时学习的知识不扎实,不牢固,以至于这次课程设计中遇到了很多困难,但我都把每一次困难当做一次磨练,经过大量查阅资料,勤动脑,多请教老师同学,问题也逐一解决了。
这让我明白了:
只要坚持,就会成功。
我同时也在自己动手,自己创新的过程中体会到了学习的快乐,体会到了“知识就是力量”,发现了更让我有了努力学习的动力。
这次课程设计无疑是一次自我的挑战,同时也是一次对知识的探索。
希望以后能多做这样的设计,多动手进行实践和设计,这样才能锻炼我们的能力,增强我们的实力,提高我们的竞争力。
在此,也要对孜孜不倦辅导我们的老师们说一声:
“谢谢!
”
参考文献
[1]阎石.数字电子技术基础(第五版)高等教育出版社
[2]毕满清电子技术实验与课程设计(第3版)机械工业出版社
[3]康华光.数字电子技术基础高等教育出版社
[4]何书森实用电子线路设计速成福建科学技术出版社
[5]彭介华.电子技术课程设计指导高等教育出版社
[6]高吉祥.电子技术基础实验与课程设计电子工业出版社
[7]姚福安.电子电路设计与实践(第一版)山东科学技术出版社
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 多功能 数字